반도체 설계 전문지 Semiconductor Engineering은 엣지 AI 칩 설계 성능이 NPU의 최대 TOPS 수치보다 메모리 대역폭, 지연시간, 전력, 보안 등 시스템 전반의 효율성에 더 좌우된다고 보도했다. 임지네이션 테크놀로지스의 롭 피셔는 CPU와 NPU가 점차 GPU와 유사해지며 셋이 수렴하고 있어 SoC 전체 설계에 영향을 준다고 말했다. 인피니언, 케이던스, 지멘스 EDA, 램버스 관계자들은 빠르게 변화하는 AI 모델과 긴 반도체 개발 주기 사이의 시차 때문에 하드웨어-소프트웨어 공동설계, 이기종 컴퓨팅, 확장…
엣지 AI가 소비자·산업·자동차·의료 기기 전반으로 확산되며 데이터 생성 지점 근처에서 실시간으로 처리·판단하는 역할이 커지고 있다. 시멘스 EDA의 사티시 발라수브라마니안은 심박을 추적하는 스마트워치, 보일러 압력을 모니터링하는 산업용 제어장치, 자동차의 라이다·레이더·카메라, 수술 로봇 팔 등을 엣지 기기의 예로 들었다. 케이던스의 윌리엄 첸은 엣지 AI 인프라가 통신 노드, 산업용 게이트웨이, 엔터프라이즈 서버, 스마트 빌딩 컨트롤러에서 로컬 추론을 가능하게 하며, 센서에서 수집한 대용량 데이터를 현장에서 먼저 처리해 대역폭…
케이던스, 시놉시스, 지멘스 EDA 등 3대 반도체 설계자동화(EDA) 기업이 2026년 들어 자사 AI 에이전트의 자율성 수준을 경쟁적으로 강조하고 나섰다. 케이던스는 6월 1일 컴퓨텍스에서 ChipStack 에이전트가 특정 영역에서 '바운디드 레벨5' 자율성에 도달했다고 밝혔고, 시놉시스는 3월 11일 스펙-투-RTL 워크플로가 'L4' 수준이라고 밝힌 뒤 장기 과제 처리 에이전트에 대해 L5 역량을 주장한다고 전했다. 지멘스 EDA는 3월 16일 에이전트를 출시하고 7월 26일 '자가검증' 루프를 발표했다. 이들 속도 개선…
반도체 설계 업계가 모든 작업에 대형 언어모델을 쓰는 대신, 특정 작업에 특화된 소형 AI 에이전트들이 협업하는 방식으로 전환하고 있다. 시높시스, 케이던스, 무벨러스, 칩에이전츠, 키사이트 EDA 관계자들은 PPA 최적화, 디버깅, 검증 등 작업을 여러 에이전트가 나눠 맡고 이를 조율하는 '슈퍼 에이전트' 또는 오케스트레이션 계층이 필요하다고 설명했다. 케이던스는 이런 조율형 에이전트의 가치가 기존 EDA 툴과 맞먹거나 그 이상일 수 있다고 밝혔다. 다만 특화된 에이전트를 기존 툴·워크플로우와 통합하려면 가드레일 설정과 표준화가…
Semiconductor Engineering이 케이던스의 에이전틱 AI 전략을 바탕으로 설계 AI의 자율성 수준을 L1부터 L5까지 5단계로 설명했다. L1은 엔지니어가 정의한 목표 안에서 파라미터를 최적화하는 '최적화 AI'(예: Cerebrus AI Studio), L2는 자연어를 인터페이스로 활용해 질의·코드 생성·디버깅을 지원하는 단계다. L3은 AI가 결과를 제안하고 시뮬레이션·포멀 엔진 등 검증 도구를 통해 반복 개선하는 '복합 추론' 단계이며, L4는 ChipStack, ViraStack, InnoStack, Aur…
Semiconductor Engineering이 각 업체 블로그를 정리했다. 지멘스는 물리 기반 디지털트윈으로 소수의 열센서만으로 다수의 가상 센서 측정이 가능하다고 소개했고, 시높시스는 에이전틱 AI가 작업 단위를 개별 프롬프트에서 목표 지향 워크플로로 바꾼다고 설명했다. 케이던스는 기존 엣지 실리콘이 멀티모달 워크로드와 실시간성, 하드웨어 보안을 요구하는 피지컬 AI를 따라가지 못한다고 지적했고, 키사이트는 AI가 통계모델·딥러닝·자동추론으로 RF 설계 공간 탐색을 바꾸고 있다고 밝혔다. 이 외 ESD얼라이언스의 EDA 성장…