반도체에서 1,162건
삼성전자가 프리미엄 LCD TV 광원 기술을 퀀텀닷(QD) 방식에서 미니 LED로 전환하고 있다. 기존 방식은 LED 백라이트 앞에 QD 필름을 배치해 색 표현력을 강화했지만, 미니 LED는 LED 칩 크기를 줄여 더 많이 배치함으로써 블랙 표현력과 명암비를 높이는 방식이다. 삼성전자는 올해부터 QD TV 라인업을 축소하고 그 자리를 미니 LED TV로 대체했다.
업계에 따르면 삼성전자가 올해 QD(퀀텀닷) TV 제조 물량을 지난해 대비 약 80% 줄인다. 지난해 약 1000만대였던 QD TV 물량이 올해 200만~300만대 수준으로 줄었으며, 이는 삼성전자 연간 TV 제조량 4000만대 중 약 20%에 해당하는 규모다. 삼성전자는 장기적으로 QD 기술을 LCD TV 라인업에서 배제할 계획인 것으로 전해졌다.
17일 코스피는 미국 연방준비제도의 기준금리 인상 발표에도 낙폭을 방어하며 전 거래일보다 0.04% 내린 6715.41에 마감했다. 코스닥은 0.76% 올라 822.18에 거래를 마쳤다. SK하이닉스는 0.80% 내렸고 삼성전자는 0.39% 내린 채 거래를 마쳤다. 한국거래소는 미 연준의 금리 인상 가능성이 상당 부분 선반영돼 있었다고 설명했다.
반도체 업계 전문지가 첨단 패키징용 디지털 트윈 구축의 어려움을 다뤘다. 시놉시스의 케네스 라슨은 동일한 칩렛이라도 기판, 열계면소재, 전력 환경이 바뀌면 전기·열·기계적 특성이 달라져 트윈이 이를 반영해야 한다고 말했다. 앰코의 준 안은 패키지 디지털 트윈이 웨이퍼 제조부터 조립, 테스트, 시스템 운용까지 전 주기 데이터를 필요로 하며, 일부 핵심 공정 정보는 파운드리 상류나 고객 응용단 하류에서 나온다고 설명했다. ASE의 CP 훙은 가장 다루기 힘든 데이터 이관 지점은 데이터가 적은 곳이 아니라 서로 다른 엔지니어링 영역 간…
패키지·인터포저·패널이 대형화되면서 서로 다른 소재의 열팽창계수(CTE) 차이로 인한 휨(warpage) 문제가 커지고 있다. 업계는 가열 시 오히려 수축하는 음의 열팽창(NTE) 소재를 언더필과 몰딩 컴파운드에 적용해 휨을 상쇄하는 방안을 모색 중이다. Amkor는 실리콘 박막화로 휨을 줄이는 방법을, Synopsys는 유리 패널에서 휨이 더 커질 수 있다는 점을 지적했다. Brewer Science와 Mitsubishi Chemical Group은 폴리머에 필러를 첨가해 CTE를 무기재료에 가깝게 맞추는 접근을 소개했으며, 상…
Semiconductor Engineering은 첨단 공정 스케일링이 한계에 부딪히면서 반도체 발전이 점점 더 새로운 소재 개발에 좌우되고 있다고 전했다. AI 수요로 데이터 이동과 전력 소비가 늘면서 전기적 인터커넥트와 전력·열 관리가 시스템 차원의 제약이 되고 있다고 설명했다. 이에 따라 계산 기반 소재 개발과 시뮬레이션을 통해 후보 물질을 사전 선별하는 접근이 확산되고 있으며, 소자 제조사·장비사·소재 공급사 간 협력이 선형적 공급 관계에서 통합적 공동개발 방식으로 바뀌고 있다고 밝혔다. 사례로 미세 구조를 위한 습식에서 건…
Semiconductor Engineering은 AI 시대 데이터 저장 수요가 컴퓨팅 성능만큼 낸드플래시와 패키징 기술에 좌우된다고 분석했다. Yole Group 자료를 인용해 2024년 메모리 시장이 2년간의 하락 이후 크게 반등했고, DRAM(HBM 포함)이 매출의 약 57%, 낸드가 약 40%를 차지했다고 전했다. AI용 HBM 생산 확대가 전체 메모리 시장에서 10%를 넘는 비중을 차지하면서 기존 DRAM·낸드 생산 투자를 제약하고 있다고 설명했다. 낸드는 3D 적층과 웨이퍼-투-웨이퍼 하이브리드 본딩을 통해 용량을 늘리고…
반도체 업계 매체 Semiconductor Engineering이 AI·HPC 워크로드 확산에 따른 전력전달 문제를 다룬 백서를 소개했다. 백서는 전류밀도 한계, 배선 혼잡, 멀티칩 아키텍처 복잡성 등을 지적하며 가속기·랙·데이터센터 단위로 전력전달 요구사항이 어떻게 변화하는지 살펴본다. 인텔 파운드리의 18A 공정 백사이드 전력전달(PowerVia)과 실리콘 커패시터 기술, 그리고 패키지 내에서 부하 지점에 더 가깝게 전력 변환을 배치하는 통합전압레귤레이터(IVR) 기술을 사례로 제시했다. 백서는 단일 해법을 제시하기보다 시스템…
Lam Research 엔지니어들이 SEMulator3D 가상 공정 모델링 도구를 이용해 게이트올어라운드(GAA) 나노시트 트랜지스터의 적층 채널 간 응력 불균일 문제를 분석했다. 채널은 소스·드레인의 에피택셜 성장 물질과 실리콘 간 격자 불일치로 응력을 받으며, 채널마다 응력 편차가 크면 캐리어 이동도와 문턱전압, 누설전류가 불균일해질 수 있다. 설계 실험(DOE)에서 채널 두께와 핀 폭을 변화시킨 결과 nFET의 응력 편차가 pFET보다 컸고, 최상단 채널(Channel 3)의 두께가 응력 균일성에 가장 큰 영향을 미쳤다. 최…
인텔은 DAC 2026 발표에서 AI 워크로드가 요구하는 전력·메모리 대역폭·발열 관리 문제는 실리콘 미세화만으로 해결할 수 없다며, 설계 혁신의 범위를 실리콘·패키지·보드·플랫폼·소프트웨어를 아우르는 시스템 전체로 넓혀야 한다고 밝혔다. 인텔 엔지니어들은 첨단 패키징, AI 기반 설계, 검증, 시스템기술공동최적화(STCO) 관련 논문·포스터 18건을 DAC에서 발표했다. 발표는 패키징이 더 이상 다이 보호 및 방열의 마지막 단계가 아니라 칩렛 연결, 메모리·고속 I/O 통합, 전력·열 관리를 담당하는 아키텍처적 기반이 되었다고…
시놉시스는 2021년 S-Litho 시뮬레이션으로 22nm 피치 하이-NA EUV 공정에서 수평선과 수직선의 라인엣지러프니스(LER) 차이를 약 0.3nm로 예측했다고 밝혔다. IBM이 2025년 국제 EUV 리소그래피 콘퍼런스와 2026년 Optical and EUV Nanolithography XXXIX에서 발표한 21nm 실리콘 결과는 수직선 LER 1.6nm, 수평선 LER 1.3nm로 나타나 예측된 0.3nm 차이와 일치했다. 저NA EUV에서는 수평선이 더 열악했던 경험 때문에 당시 업계와 장비업체들은 이 예측에 회의적…
노멀리오프 p-GaN HEMT의 동적 RDS(on), 누설전류, 항복 특성을 예측하는 TCAD 시뮬레이션 워크플로가 소개됐다. 100V p-GaN HEMT 기준 구조를 바탕으로 공정 기반 소자 정의, 메싱, Victory Device 물리모델 보정, 믹스드모드 스위칭 시뮬레이션을 결합한 방식이다. 실험계획법(DOE)과 Victory Analytics 대체모델링을 활용해 머신러닝 기반 설계 탐색도 지원한다. 트랩, 분극, Mg 확산, 전계 분포 등이 GaN 전력소자 성능과 신뢰성에 미치는 영향을 반복 가능한 방식으로 분석하는 것이…