"칩렛"
기업
용어
뉴스
IBM·imec 등 반도체 연구논문, 양자·칩렛·패키징 다뤄
Semiconductor Engineering이 최근 추가된 반도체 분야 기술 논문 6건을 정리해 소개했다. IBM Research는 대형 양자 프로세서 간 미터 규모 양자 상호연결 연구와 신경망용 아날로그 메모리 연구를 발표했다. imec과 브뤼셀자유대는 칩렛 기반 GPU의 2.5D·3D 스케일링이 발생시키는 내재 탄소배출을 분석했다. KU르벤과 EURECOM은 데이터 메모리 의존적 프리페칭의 보안성을 증명하는 연구를, UT오스틴은 아날로그 배치 설계를 위한 소자 위치·접속점 공동최적화 기법을 제시했다. 몬타니우니버시티 레오벤, PVA테플라, ASE는 AI 기반 이미지 개선으로 패키징 소재의 인터커넥트 결함 검출을 향상시키는 연구를 선보였다.
패키징·후공정imec·VUB, 3D 칩렛 GPU — 탄소배출 증가 2.5D보다 적어
imec과 브뤼셀자유대(VUB) 연구팀이 칩렛 기반 GPU의 2.5D·3D 패키징 확장에 따른 내재배출량(embodied emissions)을 분석한 논문을 발표했다. 연구팀은 imec의 넷제로 모델링 플랫폼을 이용해 컴퓨트 유닛 수와 HBM 용량을 두 배로 늘린 시스템을 2.5D와 3D로 각각 확장했을 때의 배출량 증가율을 비교했다. 그 결과 3D 확장은 내재배출량이 89% 증가했고, 2.5D 확장은 141% 증가한 것으로 나타나 3D 패키징이 GPU 확장 과정의 내재배출량을 제한하는 데 더 유리한 것으로 분석됐다. 해당 연구는 2026년 10월 arXiv에 게재됐다.
AMBA CXS와 칩렛 연결 기술, AI 랙 설계 동향 총정리
Semiconductor Engineering이 10월21일 블로그 리뷰에서 업계 기고들을 모았다. 시높시스는 AI 워크로드 설계 기준이 서버에서 랙 단위로 옮겨가고 있다고 설명했고, 케이던스는 AMBA CXS가 멀티프로토콜·멀티노드 트래픽을 위한 확장형 공유 전송 계층으로 발전하는 과정을 다뤘다. 지멘스는 팟캐스트에서 칩 설계·검증부터 팹 건설까지 이어지는 디지털트윈 도입을 논의했다. 스탠턴 체이스는 북미·EMEA·동남아의 반도체 인재 부족 원인이 지역별로 다르며, 정부 보조금만으로는 필요한 전문인력을 확보할 수 없다고 경고했다. 이번 호에는 PCIe 리타이머, 비아 삽입 신뢰성, 광학 엔진 등을 다룬 Low Power-High Performance 뉴스레터 기고들도 함께 소개됐다.
시스템반도체·팹리스보스반도체, LG전자·하나마이크론과 차량용 칩렛 협력체계 구축
보스반도체가 LG전자, 하나마이크론과 함께 칩렛 기반 차량용 반도체 개발에 나선다고 21일 밝혔다. 이번 협력은 산업통상부가 추진하는 제조업 AI 전환 연합체(M.AX 얼라이언스) 활동의 일환으로, 차세대 차량용 반도체의 개발부터 통합, 패키징, 시험·검증, 사업화까지 전주기 협력 체계를 구축하는 것이 목표다. 보스반도체는 자율주행과 차량 내 AI 연산에 쓰이는 신경망처리장치(NPU) 칩렛을 개발해 공급하고, 칩렛 간 연결 상태를 확인하는 상호운용성 기술 검증과 최적화, 사업화 지원을 맡는다. LG전자는 자동차의 주요 제어 기능을 담당하는 기반 칩렛을 제공한다.
LG전자·하나마이크론, 보스반도체와 차량용 칩렛반도체 공동개발
보스반도체가 LG전자, 하나마이크론 및 자동차·산업기술 전문기관 4곳과 함께 칩렛 기반 차량용 반도체 국산화를 위한 업무협약을 체결했다. 이번 협력은 산업통상자원부가 추진하는 미래차 생태계 구축 행사의 일환으로, M.AX 얼라이언스 틀 안에서 진행된다. 보스반도체는 자율주행·차량용 AI 연산을 담당하는 NPU 칩렛 개발과 인터커넥트 최적화를 맡고, LG전자는 자율주행·인포테인먼트 기반 칩렛을 제공하며, 하나마이크론은 멀티 칩렛 패키징과 테스트를 담당한다. 보스반도체는 통합형 AI SoC 'Eagle-A'와 AI 가속기 'Eagle-N'을 기반으로 칩렛 컴퓨팅 플랫폼을 개발해왔으며, UCIe 컨소시엄과 OCA 생태계에도 참여하고 있다.
설계·EDA·IPUCIe·칩렛 개방형 표준, AI 인프라 설계 유연성 좌우
반도체 업계 매체 Semiconductor Engineering은 AI 학습과 추론이 메모리·연결·패키징에 서로 다른 요구를 갖기 때문에 단일 아키텍처로는 모든 워크로드에 대응하기 어렵다고 설명했다. 이에 따라 UCIe 같은 개방형 표준이 다이 간 연결을 표준화해 칩렛 기반 설계에서 서로 다른 공급사·파운드리의 기능을 한 패키지에 통합할 수 있게 해준다고 전했다. 또한 PCIe, CXL, UALink, 이더넷, 224G SerDes 등 서로 다른 연결 기술과 HBM4E, LPDDR6 같은 메모리가 시스템 내 각기 다른 역할을 맡는다고 설명했다. 기사는 이러한 개방형 인터페이스와 상호운용성이 향후 워크로드 변화에 대응할 설계 유연성을 제공한다고 밝혔다.
AMBA C2C 등장, AXI·CHI 아우르는 칩렛 연결 표준으로 진화
Arm은 칩렛 간 연결을 위한 새로운 사양 AMBA C2C를 개발 중이라고 밝혔다. AMBA C2C는 2023년 공개된 AMBA CHI C2C를 기반으로 하며, AXI와 CHI를 포함한 AMBA 프로토콜 전반을 하나의 통합된 칩투칩(C2C) 연결 방식으로 아우른다. 프로토콜 서브셋을 정의해 디바이스·가속기 연결 같은 단순한 용도부터 완전한 코히런트 이종 컴퓨팅 시스템까지 기능과 구현 복잡도를 확장할 수 있도록 했다. 전송 계층은 프로토콜과 분리되는 계층적 구조를 따르며, UCIe 스트리밍 등 다양한 다이투다이 전송 방식과 함께 사용할 수 있다. Arm은 이 사양을 업계와 협력해 개발 중이며, 기존 AMBA와 마찬가지로 무상·로열티 프리·아키텍처 중립 방식으로 공개할 계획이라고 설명했다.
Cadence, 칩렛 패키지 조기 분석 방법론 제시 — CoWoS 설계 대응
반도체 설계 솔루션 기업 Cadence가 칩렛 기반 첨단 패키지 설계를 조기에 반복적으로 최적화하는 방법론을 담은 백서를 공개했다. TSV, 웨이퍼레벨패키징(WLP), 3D 스태킹 등 다양한 패키징 기술이 'More than Moore' 전략의 핵심으로 부상하면서, HBM 통합과 신호 수 증가로 CoWoS-R·CoWoS-L 같은 패키지의 복잡도가 커지고 있다고 설명했다. 이로 인해 대규모 설계를 분석 툴로 가져와 재설계를 관리하는 기존 워크플로가 프로젝트 일정을 초과하는 경우가 생긴다고 지적했다. Cadence는 설계 환경에 내장된 인디자인 분석(IDA)과 확장 가능한 멀티피직스 시뮬레이션 엔진을 결합해 설계 주기를 단축하고 후반 단계의 오류 발생을 줄일 수 있다고 밝혔다.