큐픽스 반도체한국어 반도체 데이터베이스
가격 19품목이력 66일째국내 기업 90곳
메모리 가격 이력

가격은 어제와
얼마나 달라졌나

원문은 오늘 값만 보여주고 지난 차트는 회원에게만 엽니다. 그래서 8월 30일부터 매일 스냅샷을 남겨 오늘로 66일째 쌓고 있습니다.

가격표 보기변동 이력

DRAM 현물 평균가 · 11월 3일

  1. 1DDR3 4Gb 512Mx8 1600/1866$14.078
  2. 2DDR4 16Gb (2Gx8) 3200$82.719
  3. 3DDR4 16Gb (2Gx8) eTT$13.675
국내 소부장

국내 기업 90곳을
밸류체인 위에 놓다

기사에서는 이름만 스쳐 지나갑니다. 어느 공정의 무엇을 만드는 회사인지, 한 표에서 찾게 했습니다.

국내 소부장 보기전체 디렉토리

국내 기업이 많은 분류

  1. 1장비23곳
  2. 2소재14곳
  3. 3테스트·계측14곳
  4. 4팹리스11곳
공정 노드

‘2nm’는
2나노미터가 아니다

노드 이름의 숫자는 세대를 가리키는 상표에 가깝습니다. 구조와 시점을 함께 놓아야 비교가 됩니다.

공정 로드맵공정 노드란

추적 중인 파운드리

  1. 1TSMC8개 노드
  2. 2삼성 파운드리8개 노드
  3. 3Intel Foundry7개 노드
  4. 4라피더스1개 노드
오늘의 읽을거리 · 정책·수출통제·보조금

HBM 밀수출, 저가 프로세서에 숨겨 수출통제 우회해 중국 유입

이는 서버 프로세서의 성능만 기준으로 삼는 현행 수출통제 규정이 부착 부품까지는 심사하지 않는 사각지대를 보여주는 사례다.

이어서 읽기뉴스 전체
1 / 4

오늘의 메모리 가격

원문 표를 그대로 옮긴 값입니다. 카드의 작은 그래프는 우리가 매일 남긴 평균가이고, 품목마다 세로축을 따로 맞춰 0 에서 시작하지 않습니다.

가격표 전체

오늘의 읽을거리

속보 경쟁은 하지 않습니다. 원문을 한국어로 요약하고, 큐레이터 노트로 원문에 없는 맥락을 붙였습니다.

뉴스 전체

반도체는 어떻게 만들어지나

앞 단계가 막히면 뒤가 멈춥니다. 분류를 나열하는 대신 순서대로 놓고, 단계마다 기업을 모았습니다.

기업 디렉토리

오늘의 국내 기업

매일 한 곳씩 소개합니다. 회사 소개가 아니라 밸류체인에서의 위치를 적습니다.

국내 90곳 전체
부품·소모품 · 쿼츠

원익QnC

Wonik QnC

석영(쿼츠) 부품과 부품 세정을 함께 하는 국내 기업.

쿼츠웨어세라믹세정

파운드리 공정 로드맵

왼쪽이 오래된 세대, 오른쪽이 최신 세대입니다. 검정은 양산, 점선은 개발·발표, 취소선은 취소·축소.

전체 노드 비교

오늘의 용어

정의에 수치를 넣지 않습니다. 수치는 낡고, 낡은 수치는 정의를 통째로 틀리게 만듭니다.

용어 69개 전체
설계 · 중급

PDK

Process Design Kit

특정 공정으로 설계하려면 필요한 규칙·모델·라이브러리 묶음. 파운드리가 제공하며 보통 비공개다.

팹입문해설

Fab

웨이퍼를 가공하는 공장. 청정도·진동·전력·초순수 요구가 극단적이라 부지 선정부터 제약이 크다.

노광입문해설

Photolithography

빛으로 회로 패턴을 웨이퍼에 새기는 단계. 이 단계의 해상도가 곧 공정 미세화의 한계를 정한다.

다이입문해설

Die

웨이퍼 위에서 잘라낸 칩 하나. 다이가 클수록 웨이퍼 한 장에서 나오는 개수가 줄고 결함에 걸릴 확률이 커진다.

수율입문해설

Yield

만든 것 중 쓸 수 있는 것의 비율. 공정 기술의 성패를 가르는 실질 지표이고, 새 노드의 원가는 사실상 수율이 결정한다.

식각입문해설

Etching

노광으로 그린 패턴을 따라 깎아내는 단계. 3D NAND 처럼 깊게 파는 구조에서는 이 단계가 난이도의 중심이 된다.

증착입문해설

Deposition

웨이퍼 위에 얇은 막을 입히는 단계. CVD·PVD·ALD 로 나뉘고, 미세화가 진행될수록 ALD 비중이 커진다.

마스크중급해설

Photomask

노광에 쓰는 회로 패턴 원판. 층마다 필요해서 노드가 미세해질수록 마스크 세트 비용이 급격히 오른다.

웨이퍼입문해설

Wafer

반도체를 만드는 원판. 실리콘 잉곳을 얇게 잘라 거울처럼 다듬은 것으로, 이 한 장 위에 수백~수천 개의 칩이 함께 만들어진다.

전공정입문해설

FEOL / Front-end

웨이퍼 위에 트랜지스터와 배선을 만드는 단계. 노광·식각·증착·평탄화를 수백 번 반복한다.

결함밀도고급해설

Defect Density

단위 면적당 치명 결함의 수. 다이 크기와 함께 수율을 결정하는 값이라 새 노드의 성숙도를 가늠하는 지표로 쓰인다.

오버레이고급해설

Overlay

층과 층 사이의 정렬 오차. 미세화가 진행될수록 이 오차의 허용치가 줄어 계측 장비의 중요도가 올라간다.

멀티패터닝고급해설

Multi-patterning

한 층을 여러 번 나눠 찍어 더 촘촘한 패턴을 만드는 기법. 공정 단계가 늘어 원가와 변동이 함께 커진다.

매일 아침, 가격이 하루치 더 쌓입니다

수치는 원문 파싱값과 사람이 확인한 값만 씁니다. 확인되지 않은 칸은 비워 둡니다.