"명세서"
뉴스
AI 속성 생성, 불완전한 명세서가 검증 자동화의 걸림돌
Semiconductor Engineering은 AI가 SystemVerilog 어서션 등 검증 속성(property)을 자연어 명세서로부터 자동 생성하는 접근을 다뤘다. Axiomise의 Ashish Darbari, Synopsys의 Ravindra Aneja, 사우스햄튼대 Simon Davidmann, Cadence의 Paul Graykowski, Normal Computing의 Arvind Srinivasan 등은 반도체 업계가 그동안 명세서 작성 자체를 부실하게 해왔다는 점을 공통적으로 지적했다. AI는 수 초 내에 어서션을 생성할 수 있지만, 그 의미는 원본 명세서가 얼마나 명확한지에 달려 있다고 밝혔다. 일부는 포멀 검증이 가능하려면 명세서 자체를 처음부터 기계가 읽을 수 있는 형식으로 작성해야 한다고 주장했다.
명세서→SVA 변환, AI는 초안까지만
Semiconductor Engineering은 LLM과 지식그래프(KG)를 활용해 명세서를 SystemVerilog Assertion(SVA) 속성으로 자동 생성하는 시도를 다뤘다. Synopsys의 Ravindra Aneja는 완벽한 명세서가 거의 존재하지 않는다는 점을, Axiomise의 Ashish Darbari는 AI가 리셋·핸드셰이크 등에 대한 초안 어서션 작성 속도를 높여준다는 점을 설명했다. Siemens EDA의 Abhi Kolpekwa는 명세서 변경을 추적하는 '컨텍스추얼 인텔리전스'의 필요성을 강조했다. 다만 AI 산출물의 완전성 검증과 인간의 검토 부담 증가로 투자 대비 효과는 아직 불명확하다고 지적됐다.
