"칩 설계"
뉴스
칩 설계 시프트레프트, AI 에이전트 신뢰성이 새 과제로
반도체 전문 매체 Semiconductor Engineering이 Synopsys, Hiveware, Silvaco, Axiomise 전문가들과 칩 설계 시프트레프트 전략의 변화를 논의했다. AI 에이전트와 디지털 트윈 도입으로 재료·트랜지스터 구조·아키텍처 선택을 설계 초기 단계에서 탐색할 수 있게 됐지만, AI가 생성한 설계와 서로게이트 모델이 실제 하드웨어를 정확히 반영하는지 검증하는 문제는 여전히 남아 있다고 지적했다. Axiomise의 다르바리는 기능 검증이 보안·기능안전·전력과 동급의 문제로 부상했으며, 일부 기업은 포멀 검증을 통해 AI 생성 설계의 신뢰성 격차를 해소하고 있다고 설명했다. 참석자들은 시프트레프트가 선형적 과정에서 벗어나 새로운 정보에 따라 아키텍처를 지속적으로 수정하는 방향으로 바뀌고 있다고 진단했다.
케이던스, AI 결합시 칩설계 생산성 1000배 전망
케이던스 CEO 아니루드 데브간은 10월 26일(현지시간) 3분기 실적발표 컨퍼런스콜에서 인공지능(AI)이 칩 설계 생산성을 최대 1000배까지 높일 수 있다고 밝혔다. 그는 범용 AI 모델과 반도체 설계에 특화된 케이던스 자체 모델을 EDA 도구와 결합하는 전략 방향을 소개했다. 데브간은 20년 전 IBM과 인텔이 CPU 하나를 설계하는 데 500명이 5년간 걸렸지만 지금은 50명이 6개월이면 가능하다며, 칩 설계가 이미 100배가량 쉬워졌다고 설명했다. 케이던스는 이날 컨퍼런스콜에서 연간 실적 전망도 상향했다.
AMD, 피지컬 AI 칩 설계기준에 실시간 제어력 강조
AMD 적응형·임베디드 컴퓨팅 그룹(AECG) 수석부사장 겸 총괄책임자인 살릴 라제는 19일 공식 블로그에서 로봇 제조사들이 가장 많이 요구하는 것은 최고의 AI 연산 성능이 아니라고 밝혔다. 그는 고도화한 AI 모델과 계산 결과를 시간 안에 정밀하게 실행하는 실시간 제어 능력을 결합하는 것이 중요하다고 강조했다. 로봇과 자율주행차 같은 피지컬 AI는 현실 세계에서 기계를 직접 제어하고 물리적으로 작동한다는 점에서 안정성이 핵심 요건으로 꼽혔다.
피지컬 AI 확산, 칩 설계에 센서·실시간 제어 통합 요구
반도체 전문 매체 Semiconductor Engineering은 피지컬 AI가 센서, 액추에이터, 분산 컴퓨팅을 통합하는 시스템 전반의 설계를 요구한다고 보도했다. Synopsys의 Anthony Matarazzo는 AI가 생성형에서 에이전틱 워크플로우를 거쳐 피지컬 AI로 진화하고 있다고 말했다. Keysight EDA, Cadence, Arteris, Renesas, MediaTek, Mixel, Vinci 관계자들은 실시간 센싱·추론·제어 루프, 전력 관리, 기능안전 요구가 기존 IoT 설계와 다른 차원의 과제라고 설명했다. PwC는 피지컬 AI 시장이 2030년까지 약 4300억 유로 규모로 성장할 것으로 전망했고, Deloitte는 기업의 피지컬 AI 활용이 확대되는 추세라는 조사 결과를 제시했다.
설계·EDA·IP오픈웨이트 AI, 칩 설계용 EDA에 자체 데이터 결합 과제
오픈웨이트 AI 모델이 늘면서 반도체 칩 설계자들은 메모리 용량, 인터커넥트, 컴퓨팅 유연성 측면에서 새로운 과제에 직면하고 있다고 전해졌다. Expedera, Arteris, Axiomise 등 관계자들은 가중치 공개가 특정 서비스 제공업체에 대한 종속을 줄일 수 있지만, 학습 데이터나 소스코드, 사용 권리까지 개방하는 것은 아니라고 설명했다. 대표적인 오픈웨이트 모델로 Meta Llama, Alibaba Qwen, DeepSeek, Mistral, Google Gemma, Microsoft Phi, OpenAI gpt-oss 등이 꼽혔다. Synopsys의 Thomas Andersen은 범용 LLM이 코딩이나 문서 작업에는 강하지만 RTL 등 하드웨어 설계 데이터가 충분하지 않아 그대로 적용하기 어렵다며, EDA 업체와 고객이 각자의 독자 데이터를 추가해야 한다고 말했다.
시높시스, AI 에이전트로 칩 설계 스펙을 RTL까지 자동화
시높시스 사사인 가지 CEO가 세미콘 웨스트 키노트 인터뷰에서 AI가 칩 설계 방식을 바꾸고 있다고 밝혔다. 그는 2016년 강화학습 도입 이후 현재는 40개 이상의 작업 전문 에이전트를 장기 호라이즌으로 오케스트레이션하는 단계에 이르렀다고 설명했다. 일부 고객사의 경우 스펙을 입력하면 시높시스의 자율 에이전트가 검증된 RTL까지 자동 생성하는 사례가 이미 진행 중이라고 밝혔다. 다만 물리적 구현·검증·최종 사인오프까지 자율화되는 것은 아직 실현되지 않았으며, 아키텍처 정의와 최종 승인에는 여전히 인간 엔지니어의 판단이 필요하다고 말했다.
EPDA 등장, 전자-광자 통합칩 설계 패러다임 전환
전자 회로와 광학 부품을 결합하는 설계는 기존 전자설계자동화(EDA) 워크플로우로 다루기 어렵다고 반도체 엔지니어링이 전했다. 광학과 전자 기술이 융합되면서 설계자들은 더 복잡한 크로스 도메인 결합과 시스템 수준의 복잡성에 직면하고 있다는 것이다. 이를 해결할 새로운 설계 패러다임으로 전자-광자 설계자동화(EPDA)가 제시됐다. 대역폭 수요 증가, 전력·지연 제약, 실리콘 포토닉스 채택 확산으로 EPDA가 필수적인 단계가 되고 있다고 설명했다.
세미파이브, 북미서 AI 추론칩 설계 수주 — 스펙 핸드오프 사업 첫 사례
ASIC 설계기업 세미파이브가 9월 29일 미국 AI 팹리스와 차세대 AI 추론 가속기 개발 계약을 체결했다고 밝혔다. 계약 규모는 약 703억원(5,200만 달러)으로 단일 계약 기준 역대 최대이며, 지난해 연간 수주액 1,684억원의 40%를 넘는 수준이다. 이번 계약은 세미파이브가 북미 시장에서 처음으로 확보한 ‘스펙 핸드오프’ 방식의 사업으로, 고객사가 핵심 성능과 사양만 제시하면 세미파이브가 상세 설계를 맡는 구조다.