"3D D램"
뉴스
SK하이닉스-비아트론, 에피택시 장비 개발 — 3D D램 적층 공정용
비아트론이 산업통상부가 주관하는 소재·부품·장비 으뜸기업으로 선정돼 SK하이닉스와 함께 3D 수직적층 메모리용 장비 개발 과제에 참여한다. 이 과제는 실리콘(Si)과 실리콘게르마늄(SiGe) 증착과 웨이퍼 계측·검사를 융합해 시간당 처리량(UPH) 5매 이상의 고생산성 에피택시 장비를 만드는 것을 목표로 하며, 총 120억원 규모다. 연구 기간은 올해부터 2029년까지이며, 목표 생산 능력은 연간 20대 이상이다. 비아트론은 이 과제에서 SK하이닉스와 협력해 Si/SiGe 적층 장비를 개발한다.
마이크론, 4F² D램 포기 — 6F²·3D D램으로 전략 선회
마이크론 최고기술책임자(CTO) 스콧 디보어는 20년간 연구해온 4F² D램 셀 구조를 채택하지 않기로 했다고 밝혔다. 그는 D램 비트 밀도를 좌우하는 것은 트랜지스터 면적(4F² 대 6F²)이 아니라 커패시터 피치와 크기라며, 4F² 구조는 제조 복잡성과 비용만 늘린다고 설명했다. 대신 마이크론은 기존 6F² 구조를 유지하면서 커패시터 피치 축소, 첨단 리소그래피, 웨이퍼 본딩 등으로 D램 스케일링을 이어가고, 차세대 1δ 공정을 2027년 하반기 양산할 계획이라고 밝혔다. 장기적으로는 셀을 수직으로 쌓는 3D D램을 궁극적인 대안으로 제시했다. 삼성전자와 SK하이닉스는 TechInsights에 따르면 여전히 4F² D램을 로드맵에 두고 있다.
마이크론, D램 4F² 구조 포기 — 웨이퍼 본딩·3D 적층 택일
마이크론 테크놀로지가 차세대 D램 미세화의 핵심으로 꼽히던 4F²(4F 스퀘어) 셀 구조 도입을 공식 포기했다고 밝혔다. 마이크론은 10월 21일(현지시간) 기술 웨비나에서 기존 6F² 구조를 연장하는 대신 웨이퍼 본딩과 3차원(3D) 적층 기술로 이어지는 향후 10년간의 메모리 개발 로드맵을 공개했다. 이는 4F² 구조 도입을 추진해온 경쟁사들과는 다른 기술 경로를 택한 것이다. 전자신문이 단독 보도했다.
3D D램에 로직 파운드리 공정 결합, SK하이닉스 패키징 난제 부각
SK하이닉스는 9일 열린 '2026 SK하이닉스 미래포럼'에서 차세대 3D D램 개발에 파운드리 공정을 활용하는 방향을 제시했다고 밝혔다. 김경훈·손호영 부사장은 D램 주변회로에 로직 파운드리 공정을 적용하고 데이터 버스 대역폭을 극대화하며 초단거리 전송을 구현하는 것을 주요 기술 방향으로 꼽았다. 이들은 3D D램 구현을 위해 설계·발열 문제와 함께 미세 인터커넥트, 본딩, 공정 통합 등 패키징 영역 난제도 함께 풀어야 한다고 설명했다. 신창환 고려대 교수는 3D D램을 메모리와 로직의 경계를 허무는 기술로 규정하며 소재·소자·패키징·아키텍처를 AI로 연계한 3D 통합 설계 프레임워크를 제안했다.