"CMOS"
용어
뉴스
SA-CFET 구조, 10Å 이하 CMOS 스케일링 대안으로 제시
반도체 엔지니어링 전문지는 GAA 나노시트 트랜지스터가 10Å 노드 이하에서 누설전류, 이동도 저하, 저항 증가, 제조 편차 등의 한계에 직면할 수 있다고 전했다. 이에 대한 대안으로 NMOS와 PMOS를 수직으로 쌓는 셀프얼라인 CFET(SA-CFET) 구조가 제시됐으며, 매립전원레일(SA-BPR), 콘택(SA-CT), 실리콘관통비아(SA-TSV) 등 세 가지 셀프얼라인 모듈이 적용됐다. Semiverse Solutions 팀은 SEMulator3D 디지털트윈 공정 모델링을 통해 이 구조로 6T SRAM 셀과 NOT·NAND·NOR 로직 표준셀을 구현할 수 있음을 확인했다고 밝혔다. 그 결과 SRAM 비트셀 면적은 0.0094㎛²로 N3 기술 대비 52.7%, 최신 A7 CFET 설계 대비 19% 줄었으며, 핵심 콘택 레이어 전반에서 최소 10nm의 오버레이 마진을 확보해 공정 안정성을 입증했다고 설명했다.
시스템반도체·팹리스DJI 포켓4P 펄화이트, 1인치 CMOS 센서로 17스톱 레인지 지원
DJI가 듀얼 렌즈 짐벌 카메라 오즈모 포켓 4P의 신규 컬러 에디션인 펄 화이트를 한국에 출시했다. 이 제품은 17스톱 다이내믹 레인지를 지원하는 1인치 CMOS 센서와 10비트 D-Log 2 컬러 프로필을 탑재했으며, 20mm 광각과 60mm 중망원 듀얼 렌즈 구성을 갖췄다. 광각 렌즈는 LOFIC 기술 기반으로 최대 4K/240fps 촬영을 지원하고, 망원 렌즈는 3배 광학줌과 최대 12배 줌을 제공한다. 본체 무게는 230g이며 ActiveTrack 8.0 트래킹과 USB 3.1 고속 파일 전송 기능도 포함됐다.
파운드리·공정WSe2 단일층 트랜지스터, 접촉저항 낮춰 CMOS 확장 가능성
화중과기대, 홍콩이공대, UC산타바바라, 싱가포르국립대 공동 연구팀이 산소 도핑된 WSe2 단일층 기반 p형 트랜지스터에 관한 논문을 Nature Communications에 발표했다. 연구팀은 금속 증착 시 발생하는 금속유도갭상태(MIGS)와 불충분한 도핑으로 인한 높은 접촉저항 문제를 산소 p도핑으로 해결, 탄도(ballistic) 수송 특성을 가진 고성능 p형 트랜지스터를 구현했다고 밝혔다. 이는 실리콘을 넘어서는 2D 반도체를 서브 1나노 수준 CMOS 공정에 적용하기 위한 연구로 제시됐다.
인텔 출신 켈러허, 후면전력 CMOS 공로로 IEEE상 수상
IEEE가 2027 IEEE 기술 분야상 수상자를 발표했다. 의료 로봇, 무선 네트워크, 전력전자 등 다양한 분야 수상자 중 반도체 관련으로는 인텔 출신 앤 B. 켈러허가 후면 전력 공급을 적용한 노드로 이어진 CMOS 공정 기술 발전을 이끈 공로로 IEEE 프레데릭 필립스상을 받았다. 씨게이트 테크놀로지의 에드워드 게이지, 간핑 주, 얀울리히 틸레는 열보조 자기기록 기술 기여로 IEEE 클레도 브루네티상을 공동 수상했다. 시상식은 2027년 5월 5일 IEEE 어워드 위크 오찬에서 열린다.
