검색 결과
"DFT"
뉴스
패키징·후공정
설계·EDA·IP
CPO 테스트비용 제조원가에 근접, 결함진단엔 DFT 필요
Semiconductor Engineering이 테라다인, 어드밴티스트, ISE랩스(ASE 그룹), 키사이트 테크놀로지스 전문가들과 공동패키지광학(CPO) 테스트 비용 문제를 논의했다. 참석자들은 광학 부품 테스트 비용이 제조 비용에 근접할 정도로 높다고 지적했다. 고장 원인 분석을 위해 전기·광학 경계를 정의하고 각 측정 지점에서 디임베딩을 해야 하며, 레이저 소스를 '골든 레퍼런스'로 볼지 당연히 동작해야 하는 '디바이스 전원'으로 볼지에 대한 입장 차이도 나왔다. 루프백 테스트와 모니터 포토다이오드를 통한 신호 추적, 설계 단계의 테스트 용이성(DFT) 반영이 결함 진단에 중요하다는 의견도 제시됐다. 저가 광학 엔진이 고가의 ASIC·GPU 전체를 손상시킬 수 있어 테스트 예산 책정 방식이 달라지고 있다고 전했다.
RTL 단계 DFT 시프트 레프트, 재설계 지연 줄인다
Semiconductor Engineering이 소개한 백서는 RTL 설계 단계에서 테스트 용이성 문제를 조기에 파악하는 '시프트 레프트' 전략을 다룬다. RTL 단계에서 DFT 위반사항을 식별해 스캔 준비를 앞당기고, ATPG 커버리지를 조기에 추정하는 방법을 제시한다. 또한 합성 전 클록 도메인 글리치와 테스트 강건성 문제를 탐지하고, 검출이 어려운 결함 분석을 통해 테스트 포인트를 최적화하는 방법, SoC 계층 전반의 DFT 연결성을 검증하는 구조적 점검 방법을 소개한다.