EE Times는 반도체 설계 작업이 텍스트 기반의 현대적 개발 환경을 중심으로 이루어지는 추세라고 전했다. 이에 따라 엔지니어들은 설계 데이터 관리 도구에서도 코딩 도구와 같은 수준의 효율성을 기대하고 있다고 설명했다. 기사는 Visual Studio Code와 같은 개발 환경에 설계 데이터 관리 기능을 접목하는 흐름을 다뤘다.

EE Times2026-11-03영문 원문

시스템반도체·팹리스

파테오, Thor 기반 AI Box에 두바오 탑재 — 차량용 AI 강화

중국 커넥티드카 솔루션 기업 파테오(PATEO)가 NVIDIA DRIVE AGX Thor 기반 AI Box에 NVIDIA 네모트론과 바이트댄스의 350억 파라미터 언어모델 두바오(Doubao)를 탑재했다고 밝혔다. 이 솔루션은 로컬 AI 추론과 파테오의 AI 에이전트 플랫폼을 결합해 차량 내 다국어 지원 등을 제공한다. 발표는 2026년 11월 3일 상하이에서 이뤄졌다.

KIPOST2026-11-03↗시장·실적·공급망

Cadence, 칩설계 AI모델 Maestro 공개 — EDA 자동화 가속

이 기사는 톰스하드웨어 프리미엄 구독자 전용 콘텐츠를 모은 주간 소식지다. Cadence는 자사 에이전틱 EDA 도구에 쓰이는 특화 LLM 모음 'Maestro'를 공개했고, 엔비디아 베라 CPU는 오라클 클라우드에서 NVL72 랙 구성 외에 단독 인스턴스로도 제공되기 시작했다. 앤트로픽의 IPO 관련 S1 서류에는 GPU·TPU 계약 규모와 컴퓨팅 자원이 고객 서비스보다 연구개발에 더 많이 쓰인다는 내용이 담겼다. PsiQuantum은 AI 데이터센터용 광 스위치 프로토타입을 공개했으며, TP-Link의 Wi-Fi 8 기기 미국 판매를 둘러싼 FCC와의 갈등도 함께 다뤄졌다.

Tom's Hardware2026-10-31영문 원문

설계·EDA·IP

지멘스, 3D-IC 설계에 AI 에이전트 — 물리 기반 검증으로 신뢰성 확보

반도체 설계는 트랜지스터와 배선, 타이밍, 열 분포 등 물리 법칙에 의해 결정되므로, AI 에이전트가 내놓은 결과도 물리 기반 EDA 엔진으로 매 단계마다 검증되어야 신뢰할 수 있다는 주장이 제기됐다. 지멘스는 여러 EDA 도구의 MCP 서버와 스킬 파일을 Fuse EDA AI Agent로 연결하고 Claude Code를 에이전틱 코딩 IDE로 활용해, 플로어플래닝부터 라이브러리 특성화, 전력 분석, 열 사인오프, 시스템 레벨 열 시뮬레이션, 파라시틱 추출, SPICE 시뮬레이션까지 9단계로 구성된 전기-열 워크플로우를 자동화했다. 이 워크플로우는 7개 지멘스 EDA 툴에 걸쳐 100~200회의 에이전트 턴을 거치며 12시간 이상 실행되고, 각 단계는 신호오프급 물리 기반 솔버로 검증된다. 사이클당 열전달계수, 전력 예산, 재료 적층 구성을 바꿔 200개에서 500개 이상의 설계 포인트를 평가할 수 있다.

Semiconductor Engineering2026-10-29영문 원문

설계·EDA·IP

RF EDA에 AI 도입, ADS·RFPro·Nexus 워크플로 결합

한 백서가 RF·마이크로웨이브 설계용 EDA에 AI를 접목하는 전략 프레임워크를 제시했다. 프레임워크는 Capture, Orchestrate, Accelerate 세 가지 테마로 구성되며, 조직이 이 중 하나 또는 전부를 병행 적용할 수 있도록 설계됐다. Capture는 숙련 엔지니어의 노하우를 재사용 가능한 워크플로로 전환하는 데 초점을 둔다. Orchestrate는 지능형 에이전트로 반복적인 설계 작업을 자동화하며, Accelerate는 머신러닝과 서로게이트 모델, 측정 데이터와 연계된 시뮬레이션을 통해 더 많은 설계 대안을 평가할 수 있게 한다. 이 프레임워크는 Advanced Design System(ADS), RFPro, RF Circuit Simulation Pro(Nexus), Python 등 기존에 사용하던 엔지니어링 도구를 그대로 활용하는 방식으로 적용된다.

Semiconductor Engineering2026-10-28영문 원문

설계·EDA·IP

EPE 오차, OPC·EDA가 이끄는 차세대 전산 리소그래피

SPIE 포토마스크·EUV 리소그래피 콘퍼런스 패널에서 IBM, 칼자이스 SMT, 마이크론, ASML, 텍센드, 어플라이드 머티리얼즈 전문가들이 엣지 배치 오차(EPE) 문제를 논의했다. 패널은 EPE가 더 이상 좁은 리소그래피 지표가 아니라 마스크, 스캐너, 레지스트, 식각, 계측, OPC가 모두 연결된 시스템 차원의 문제가 됐다고 평가했다. 설문에서 OPC는 EPE의 주요 원인이자 향후 개선을 이끌 핵심 수단으로 동시에 지목됐다. 패널은 EDA가 이상화된 마스크가 아닌 패턴 의존적 공정 변수를 반영해야 하며, 인공지능은 물리 모델과 검증을 동반한 설명 가능한 형태로 도입돼야 한다고 강조했다. 또한 EDA가 EPE를 전력·성능·면적·비용·수율과 연결해야 한다는 의견도 제시됐다.

Semiconductor Engineering2026-10-22영문 원문