"EMIB"
뉴스
인텔 EMIB·Foveros 로드맵, 차세대 대형 SiP 패키징 청사진
인텔이 자사의 2.5D·3D 어드밴스드 패키징 기술인 EMIB와 Foveros의 로드맵을 공개했다. EMIB는 범프 피치를 55µm에서 45µm로 줄였고, 로드맵상 36µm와 25µm까지 추가 축소할 계획이다. EMIB-M은 MIM 커패시터로 전력 전달을 개선했고, 후속 EMIB-T는 관통실리콘비아(TSV)를 브리지에 추가해 전력을 수직으로 전달한다. 인텔은 궁극적으로 유리 코어 기판을 적용한 EMIB로 12개 레티클 크기의 시스템인패키지(SiP)와 24개 이상의 HBM 스택을 지원하는 것을 목표로 하고 있다.
삼성전기, 퀄컴과 오가닉 브릿지 개발 — EMIB 대체할 2.1D 소재
삼성전기가 퀄컴과 함께 AI 반도체 첨단 패키징에 쓰일 '오가닉 브릿지' 기술을 공동 개발한다. 오가닉 브릿지는 인텔 EMIB 패키징에 쓰이는 실리콘 브릿지와 유사한 역할을 하지만, 실리콘 대신 인쇄회로기판(PCB)에 주로 쓰이는 유기물을 활용한다는 점이 다르다. 삼성전기는 퀄컴 외에도 복수 고객사와 오가닉 브릿지 기술 공동 개발을 함께 진행하고 있다. 이 기술은 2.1D 패키징에 적용될 예정이다.
TSMC 아성에 도전하는 인텔 EMIB, CoWoS 대안으로 부상
AI 반도체가 단일 칩에서 여러 다이를 연결하는 칩렛 구조로 전환되며 패키징 기술 경쟁이 커지고 있다. TSMC는 대형 실리콘 인터포저 기반 CoWoS-S와 LSI 브리지를 쓰는 CoWoS-L로 엔비디아 H100, B200·GB200 등 AI 가속기 생산에 대응하고 있다. 인텔은 유기 기판에 소형 실리콘 브리지를 내장해 대형 인터포저 없이 공정 단계와 실리콘 낭비를 줄이는 EMIB를 제시했고, 전력 공급용 TSV를 추가한 차세대 EMIB-T도 준비 중이다. 구글은 TPU 'v8e' 생산에서 EMIB 채택을 검토하고 있으며, 삼성전기·LG이노텍 등 국내 기판 업체도 EMIB-T 공급망 진입을 위한 개발과 테스트를 진행하고 있다.
