"PPA"
뉴스
시놉시스 임베디드 메모리 IP, 인텔 18A서 PPA 개선 입증
임베디드 메모리가 AI 및 HPC SoC에서 전체 다이 면적의 절반 이상을 차지하며 대역폭, 지연시간, 에너지 효율을 제약하는 요인으로 지목됐다. 시놉시스는 게이트올어라운드(GAA) 소자와 후면전력공급망(BSPDN) 기술로의 전환에 맞춰 임베디드 메모리 IP를 디바이스 인식 아키텍처, 전력 최적화 설계, 구성 가능한 컴파일러로 대응한다고 밝혔다. 백서는 인텔 18A 공정에서 제작한 SRAM 및 레지스터 파일 테스트칩의 실리콘 결과를 제시했으며, 밀도는 5~10% 개선됐고 등전력(ISO-power) 성능은 최대 약 4% 향상됐다고 설명했다. 인텔의 리본펫(RibbonFET)과 파워비아(PowerVia) 기술이 PPA 개선과 첨단 공정 통합 리스크 감소에 기여한다고 덧붙였다.
덱스터스튜디오, 일본 JPPA와 AI VFX 기술 교류
덱스터스튜디오는 일본 포스트프로덕션협회(JPPA) 세타 히토시 회장 등 16개 기관 관계자를 대상으로 AI 기술 활용 현황과 AI VFX 파이프라인 전략을 공유했다고 11일 밝혔다. 덱스터와 JPPA는 3년 연속 산업교류를 이어왔으며, 올해는 AI를 통한 콘텐츠 제작 방식 변화가 중점 논의됐다. 덱스터 R&D연구소 송재원 소장은 리에이징, 페이스 스왑, 인페이팅 등 AI 기반 VFX 기술을 시연하고 AI 저작권 등 산업적 과제에 대해서도 의견을 나눴다. 라이브톤 최태영 대표는 영화 '미키 17' 등 대형 프로젝트의 음향 작업 사례를 소개했다.
시장·실적·공급망나이트윙 CEO, 노동절 감사메일 언론에도 실수로 발송
사이버보안·정보 서비스 기업 나이트윙(Nightwing)의 밥 콜먼 CEO가 노동절을 맞아 직원들에게 감사 인사를 담은 내부 메일을 보냈는데, 실수로 The Register 등 언론 배포 목록에도 함께 발송됐다. 해당 메일에는 'For Internal Use Only(내부용)'라는 문구가 붙어 있었지만 The Register가 이를 입수해 보도했다. 나이트윙은 2024년 방산업체 레이시온에서 분사한 회사로 사이버보안, 정보, 국가안보 분야에서 사업을 하고 있다. The Register는 이 메일이 언론에 전달될 의도였는지 나이트윙 측에 문의했다고 밝혔다.
패키징·후공정AI 반도체 설계, PPA 넘어 발열 변수 반영해야
3일 경기 안산 대부도에서 열린 인하대학교 반도체 산학연 교류 워크숍에서 발열 관리가 인공지능(AI) 반도체 설계와 생산의 전제 조건이 됐다는 의견이 나왔다. 전력, 성능, 면적(PPA) 중심이던 반도체 개발에 열(Thermal)을 주요 변수로 추가해야 한다는 목소리도 제기됐다. 워크숍에서는 AI 반도체의 발열 원인과 이를 해결하기 위한 소자, 소재, 패키징 기술이 논의됐다. 최리노 인하대 교수, 최창환 한양대 교수, 유현용 고려대 교수, 조재훈 인하대 교수가 관련 기술 동향을 발표했다.
레노버 아이디어패드 바이브, 스냅드래곤X·라이젠AI 탑재
레노버가 14·15인치 노트북 신제품 '아이디어패드 바이브' 라인을 공개했다. 퀄컴 스냅드래곤 X 또는 AMD 라이젠 AI 400 프로세서를 탑재하며, 인텔 모델도 추후 출시 예정이다. 일곱 가지 색상과 교체 가능한 키캡, 120Hz IPS 또는 OLED 디스플레이를 제공하고 M.2 SSD 슬롯 두 개를 갖췄다. AMD 모델은 10월, 스냅드래곤 모델은 11월 출시되며 시작가는 699달러다. 두 프로세서 모두 NPU를 탑재해 레노버의 AI 비서 '키라(Qira)' 기능을 지원한다.
설계·EDA·IPPPAPlace, 배치 단계서 배선후 타이밍 예측해 최적화
앨버타대 연구진이 매크로 및 스탠다드셀 배치로부터 배선(라우팅) 이후 PPA를 예측하는 'PPAPlace' 기법을 담은 논문을 공개했다. 연구진은 기존 배치 방법이 주로 사용하는 HPWL 지표가 배선 후 타이밍 지표인 WNS·TNS와 상관관계가 거의 없어, 평가된 여섯 개 AI 배치기 모두 계층적 기준선 대비 PPA가 저하됐다고 밝혔다. 이에 연구진은 글로벌 라우팅 이후 단계의 레이블로 학습한 그래프 어텐션·공간 컨볼루션 기반의 예측 모델을 만들어 WNS·TNS 그래디언트를 셀 좌표까지 역전파시켰다. ChiPBench 테스트 회로 5종에서 PPAPlace는 재학습 없이도 평균 WNS와 TNS를 계층적 기준선 대비 각각 22%, 51% 개선했다고 연구진은 설명했다.