반도체한국어 반도체 데이터베이스
가격 19품목이력 67일째국내 기업 90곳
검색 결과

"RAPID"

6건
시스템반도체·팹리스

엔비디아 베라 CPU, 자체 코어 올림푸스로 x86 서버와 성능 격돌

톰스하드웨어가 엔비디아의 데이터센터용 신규 CPU 베라를 인텔 그래니트래피즈-AP(제온 6980P), AMD EPYC 튜린(9965, 9755)과 비교 벤치마크했다. 베라는 엔비디아가 처음 설계한 커스텀 Arm 코어 '올림푸스'를 탑재했으며, Armv9.2-A 아키텍처 기반 88코어 176스레드 구성에 2세대 스케일러블 코히런시 패브릭(SCF)을 적용했다. SOCAMM2 LPDDR5X 메모리를 채택해 높은 메모리 대역폭을 확보했고, 파이썬 성능과 백엔드·데이터 중심 연산에서 두드러진 결과를 보였다. 다만 코어 밀도가 중요한 프런트엔드 워크로드에서는 x86 칩들이 우위를 보이는 경우가 많았다.

Tom's Hardware영문 원문
파운드리·공정

인텔 노바레이크, 18A-P 첫 채택 — 데이터센터용 그래닛래피즈 증산 우선

인텔이 3분기 실적발표에서 차세대 데스크톱 프로세서 노바레이크가 개선된 18A-P 공정을 처음 적용하는 클라이언트 제품이라고 확인했다. CEO 립부 탄은 노바레이크의 디자인윈이 판터레이크 출시 당시의 두 배에 이를 것으로 예상된다며, 세부 내용은 1월 CES에서 공개하겠다고 밝혔다. CFO 데이비드 진스너는 오리건에 인텔3 라인을 구축하기 위해 판터레이크용으로 쓰이던 18A 웨이퍼 생산 일부를 중단하고, 이를 데이터센터용 그래닛래피즈 생산으로 돌릴 계획이라고 말했다. 인텔은 18A 기반 제품이 전체 클라이언트 CPU 매출의 3분의 1을 차지하게 됐다고 밝혔으며, 진스너는 메모리 가격·공급 영향으로 2026년 PC 시장 규모가 축소될 것으로 전망했다.

Tom's Hardware영문 원문
설계·EDA·IP

라피더스-HCLTech 협력, 차세대 로직반도체 개발센터 가동

일본 라피더스와 글로벌 기술기업 HCLTech가 차세대 반도체 기술 개발을 위한 파트너십을 공식 발표했다. 이와 함께 HCLTech의 개발센터 두 곳이 인도 노이다에서 공식 개소했다. 라피더스는 첨단 로직 반도체를 개발·생산하는 일본 기업으로, 이번 협력을 통해 양사의 기술 협업 거점을 마련했다.

KIPOST
시스템반도체·팹리스

인텔 SGX 다이아몬드래피즈로 종료, TDX 중심 기밀컴퓨팅 전환

인텔이 차세대 제온 '다이아몬드 래피즈'를 끝으로 SGX(Software Guard Extensions) 지원을 종료하고, 기밀컴퓨팅 기술을 TDX(Trust Domain Extensions)로 일원화한다고 발표했다. 기존 SGX 탑재 플랫폼에 대한 보안 업데이트는 2030년대 초반까지 유지된다. SGX는 애플리케이션 내 보호 구역(enclave)을 만드는 방식이었던 반면, TDX는 가상머신 전체를 하이퍼바이저로부터 격리해 기존 워크로드를 큰 수정 없이 보호할 수 있다. 인텔은 TDX Connect, 포스트 퀀텀 암호화, 강화된 attestation 등 TDX 기능을 확장할 계획이며, TDX는 이미 알리바바클라우드·구글클라우드·IBM클라우드·마이크로소프트 애저·볼케이노 클라우드에서 제공되고 있고 레드햇·캐노니컬·VM웨어도 지원을 추가하고 있다.

Tom's Hardware영문 원문
메모리(DRAM·NAND·HBM)

RAPID DRAM 아키텍처, PIM 데이터 재배열 부담 완화

미국 시러큐스대와 독일 에를랑겐-뉘른베르크대(FAU), 드레스덴공대 연구진이 'RAPID: Row-Parallel Arithmetic Processing in DRAM'이라는 논문을 발표했다. 기존 프로세싱-인-메모리(PUM) 방식은 비트라인 단위 전하 공유 연산 때문에 데이터를 컬럼 지향 비트-직렬 구조로 재배열해야 했고, 이는 CPU의 행 지향 워드-병렬 레이아웃과 맞지 않아 연산 전환 시마다 변환 비용이 발생했다. RAPID는 DRAM 서브어레이에 인접 비트라인 간 수평 이동을 담당하는 마이그레이션 셀과 인-어레이 논리 반전을 수행하는 인버전 셀이라는 두 가지 경량 확장을 추가했다. 이를 통해 CPU 호환 레이아웃을 유지하면서도 DRAM 서브어레이의 병렬성을 활용한 행 병렬·비트 병렬 연산이 가능해진다. 해당 내용은 2026년 10월 arXiv 프리프린트(arXiv:2610.02502)로 공개됐다.

Semiconductor Engineering영문 원문