"imec"
뉴스
IBM·imec 등 반도체 연구논문, 양자·칩렛·패키징 다뤄
Semiconductor Engineering이 최근 추가된 반도체 분야 기술 논문 6건을 정리해 소개했다. IBM Research는 대형 양자 프로세서 간 미터 규모 양자 상호연결 연구와 신경망용 아날로그 메모리 연구를 발표했다. imec과 브뤼셀자유대는 칩렛 기반 GPU의 2.5D·3D 스케일링이 발생시키는 내재 탄소배출을 분석했다. KU르벤과 EURECOM은 데이터 메모리 의존적 프리페칭의 보안성을 증명하는 연구를, UT오스틴은 아날로그 배치 설계를 위한 소자 위치·접속점 공동최적화 기법을 제시했다. 몬타니우니버시티 레오벤, PVA테플라, ASE는 AI 기반 이미지 개선으로 패키징 소재의 인터커넥트 결함 검출을 향상시키는 연구를 선보였다.
패키징·후공정imec·VUB, 3D 칩렛 GPU — 탄소배출 증가 2.5D보다 적어
imec과 브뤼셀자유대(VUB) 연구팀이 칩렛 기반 GPU의 2.5D·3D 패키징 확장에 따른 내재배출량(embodied emissions)을 분석한 논문을 발표했다. 연구팀은 imec의 넷제로 모델링 플랫폼을 이용해 컴퓨트 유닛 수와 HBM 용량을 두 배로 늘린 시스템을 2.5D와 3D로 각각 확장했을 때의 배출량 증가율을 비교했다. 그 결과 3D 확장은 내재배출량이 89% 증가했고, 2.5D 확장은 141% 증가한 것으로 나타나 3D 패키징이 GPU 확장 과정의 내재배출량을 제한하는 데 더 유리한 것으로 분석됐다. 해당 연구는 2026년 10월 arXiv에 게재됐다.
imec, 실리콘포토닉스 광인터커넥트 로드맵 제시
imec는 AI·클라우드 데이터센터의 대역폭 수요 급증으로 구리 기반 전기 인터커넥트가 거리·전력·신호무결성 한계에 직면했다고 밝혔다. 대안으로 떠오른 광인터커넥트는 실리콘포토닉스 기반 탈착형(pluggable) 광트랜시버를 통해 100/200G에서 400G, 800G로 확장해왔으며, 레인당 200Gbps 8레인 구조의 1.6T 트랜시버가 샘플링 및 초기 배치 단계에 들어섰다. 업계는 2020년대 말까지 3.2T 탈착형 광학 모듈을 목표로 하고 있으며, 더 높은 용량의 extreme pluggable optics(XPO)는 액체냉각이 필요해 복잡성과 비용 부담이 따른다고 전했다. imec은 리튬나이오베이트(LiNbO₃)와 리튬탄탈레이트(LiTaO₃)를 마이크로 트랜스퍼 프린팅 방식으로 실리콘포토닉스 플랫폼에 집적했다고 발표했다.
imec·TU뮌헨 신규 논문, CFET·EUV 레지스트 등 공정 연구 공개
Semiconductor Engineering이 최근 라이브러리에 추가된 반도체 기술논문 목록을 정리해 소개했다. imec은 GPU 위에 3D로 적층되는 볼류메트릭 DRAM의 열설계 envelope을 분석했고, TU뮌헨·IIT 칸푸르는 멀티티어 CFET 구조의 자기발열과 기생효과를 연구했다. KU르벤·imec 등은 전자빔 및 EUV 리소그래피용 할로겐화 ZIF 레지스트의 톤 변환 현상을 다뤘고, 중국과학원 등은 저굴절률 EUV 마스크 흡수체로 Pt-W 합금을 평가했다. 그 외 저전압 슬로우라이트 실리콘 변조기, SPICE용 신경망 트랜지스터 모델링, 3D CiM 가속기의 보안 매핑 연구도 포함됐다.
패키징·후공정imec, GPU 위 DRAM 수직 적층 열설계 시뮬레이션 공개
imec 연구진이 GPU 위에 DRAM을 수직으로 쌓고 칩 사이에 냉각 공동을 배치하는 3D 메모리 구조를 평가한 논문을 발표했다. 이는 기존 2.5D HBM 방식과 GPU에 직접 적층하는 HBM-on-GPU 방식의 대안으로 제시됐다. 연구진은 패키지 수준 열 시뮬레이션을 통해 적층 높이, 메모리 용량과 구성, 냉각 공동 소재, 적층 방향, 몰드 삽입, 분산형 메모리 컨트롤러·네트워크온칩 계층 추가 등의 변수를 분석했다. 해당 논문은 2026년 9월 아카이브에 공개됐다.
ZIF 레지스트, EUV·전자빔 노광서 톤 반전 거동 차이 확인
KU Leuven, 군산대, 브뤼셀자유대(VUB), imec 등 공동 연구진이 할로겐화 비정질 제올라이트 이미다졸레이트 프레임워크(a-ZIF) 레지스트에 관한 논문을 발표했다. 이 레지스트는 완전 건식 공정으로 증착되며, 전자빔(E-beam) 노광과 EUV 노광에서 서로 다른 톤 변환(tone conversion) 거동을 보인다는 점이 특징이다. 연구 결과는 ACS Applied Materials & Interfaces에 2026년 10월 게재됐다.
파운드리·공정IMECAS, EUV 없이 3nm급 GAA 구동 — 세부 스펙은 비공개
중국과학원 산하 IMECAS가 EUV 없이 이머전 DUV 리소그래피만으로 적층형 나노시트 게이트올어라운드(GAA) 트랜지스터를 만드는 실험적 공정을 개발해 동작하는 소자를 시연했다고 디지타임스가 보도했다. 국가 주요 특별프로젝트 02의 예톈춘 수석엔지니어는 베이징 IC 월드 콘퍼런스에서 IMECAS가 '초기 공정 통합'을 완료했다고 밝혔다. 시제품 소자의 Ion/Ioff 비율은 각각 9.7×10⁵과 7.6×10⁵로, 게이트 제어가 이뤄졌음을 보여주는 기준치인 5×10⁵를 넘었다. 다만 게이트 피치, 금속 피치, 나노시트 치수, 트랜지스터 밀도, SRAM 밀도 등 다른 3nm급 공정과 비교할 수 있는 세부 수치는 공개되지 않았다. IMECAS는 2020년부터 3nm 이하 노드를 겨냥한 GAA 기술을 개발해왔다고 밝혔다.
imec, TMD 기반 MOS 전하 분석 — 2D 채널 소재 결함 측정법 제시
imec, KU Leuven, ASM 연구진이 전이금속 디칼코게나이드(TMD) 기반 금속-산화물-반도체(MOS) 구조의 전하 성분을 분석한 논문을 발표했다. 연구팀은 다중 주파수·다중 온도 조건의 커패시턴스-전압/컨덕턴스-전압(C-V/G-V) 스캔과 계면 트랩 밀도 프로파일 매핑을 홀 측정과 결합해, 완전 공핍된 소수층 TMD 기반 MOS 소자에서 계면 트랩, 산화막 경계 트랩, 이동 캐리어 등의 가변 전하 성분을 정량화했다. 해당 논문은 학술지 npj 2D Materials and Applications에 2026년 9월 게재됐다.