표준 ZNE의 구조적 한계
표준 ZNE는 회로에 중복 게이트를 삽입해 노이즈를 단계적으로 증폭한 뒤, 측정 기댓값을 외삽해 이론적 제로노이즈 극한을 추정하는 기법이다. 그러나 100큐비트 이상의 유틸리티 규모에서는 단일 큐비트 게이트 오류, 시간 경과에 따른 보정 편차, 노이즈 포화 현상이 복합 작용하면서 정수 폴딩 계수와 실제 물리적 오류율 사이의 선형 관계가 무너진다. 이 비선형성이 외삽 단계에서 체계적 편향을 유발한다는 것이 기존 ZNE의 근본적인 약점이었다.
bnZNE의 핵심 설계
DLR 연구팀은 각 무작위화 애플리케이션 회로마다 동일한 물리 게이트 배치를 그대로 유지하되, 양자 상태 진화를 고전적으로 효율 계산 가능한 비트열 또는 항등(identity) 상태로 제한하는 '벤치마크 쌍둥이 회로'를 구성했다. 이를 통해 실제 하드웨어 노이즈 환경에서 직접 측정된 오류율 ε(r)을 외삽의 기준값으로 사용할 수 있어, 이상화된 정수 폴딩 계수에 의존하지 않아도 된다. 여기에 파울리 트월링(Pauli twirling), 동적 디커플링(dynamical decoupling), 트월된 판독 오류 소거(TREX)를 결합해 복수의 무작위화 시행에 걸쳐 체계적 오류를 평균화한다.
두 플랫폼 교차 검증 결과
IBM Heron r2(156큐비트, ibm_fez) 플랫폼에서는 세 가지 워크로드가 테스트됐다. 100큐비트 kicked Ising 모델(CZ 게이트 1,980개), 50큐비트 양자 푸리에 변환(QFT), 5큐비트 Grover 알고리즘이 대상이었다. IQM Emerald(54큐비트 격자형 QPU)에서는 30큐비트 kicked Ising 역학 시뮬레이션을 최대 40 Trotter 스텝, CZ 게이트 1,160개 규모까지 수행했다. 두 플랫폼 모두에서 bnZNE는 테스트된 모든 단일 큐비트 관측량과 2큐비트 상관 감쇠 벤치마크에서 표준 ZNE를 상회했다. 또한 오류 완화 정확도에는 회로 면적보다 회로 깊이가 더 강하게 영향을 미친다는 사실도 확인됐다.
측정 비용 동등성과 실용적 의미
bnZNE는 애플리케이션 1회당 총 196,608 샷(32회 무작위화 × 노이즈 레벨 3개)을 사용하고, 애플리케이션 회로와 벤치마크 회로 각각에 1,024 샷씩을 균등 배분한다. 이는 표준 ZNE와 동일한 샷 예산 수준이므로, 추가 측정 비용 없이 정확도를 개선할 수 있다는 점이 실용적 강점이다. 이 연구는 DLR 양자컴퓨팅 이니셔티브 ALQU 프로젝트, 독일 연방 연구기술우주부, EU Horizon Europe Q-Neko 프로그램의 공동 지원을 받았으며, 프리프린트는 arXiv에, 소스코드는 GitHub에 공개됐다.
전문은 원문에서 읽으세요
이 글은 원문의 사실을 재구성한 편집 요약입니다. 원제: German Aerospace Center (DLR) Researchers Demonstrate Low-Cost Benchmarked-Noise Error Mitigation Across 100-Qubit IBM and IQM Processors
