"반도체 패키징"
뉴스
한기대 반도체 패키징센터 출범, 연간 1500명 인재 양성
한국기술교육대학교(한기대)는 개교 35주년 기념 인터뷰에서 유길상 총장이 반도체 인재 양성 전략을 소개했다. 한기대는 2010년 826㎡ 규모 클린룸(CLASS 1000)을 구축해 학부생이 웨이퍼 가공부터 패키징까지 전 공정을 직접 다루도록 교육해왔다. 교육부 기초과학연구역량강화사업에 선정돼 6년간 51억7500만원을 투입하는 '첨단 반도체 패키징 융합 기술 핵심연구지원센터'를 출범시켰으며, 95종 연구장비와 300kV 수차보정 투과전자현미경(Double Cs-TEM)을 갖췄다. 이를 앵커(ANCHOR) 사업 및 반도체 특성화 사업과 연계해 연간 1500명 규모의 실무형 반도체 인재를 양성하고 있다고 밝혔다.
이재용 회장, 일본 APL 방문 — 삼성 첨단 패키징 공정 점검
이재용 삼성전자 회장이 11월 1일 일본 요코하마의 반도체 패키징 연구거점 'Advanced Package Lab(APL)'을 방문해 차세대 패키징 요소기술 연구 현황을 점검했다. 이 회장은 APL 연구진과 함께 첨단 패키지 소재·공정 요소기술 개발 현황과 일본 소재·부품·장비 업계와의 협력 방안을 논의했다. 그는 AI 시대 반도체 경쟁력의 핵심으로 첨단 패키징 기술 확보를 당부했다. APL은 지난 9월 8일 공식 개소한 삼성전자의 일본 내 패키징 연구거점으로, 이번 방문은 개소 약 두 달 만에 이뤄진 첫 현장 점검이다.
패키징·후공정KBG, 저휘발 실리콘 소재로 반도체 패키징 시장 진입
국내 스타트업 소식을 모은 '스타트업 안테나'에서 반도체 관련 소식으로는 KBG의 패키징 소재 사업 확대가 눈에 띈다. KBG는 저분자 실록산 제거 기술과 자체 실란·폴리머 합성 역량을 결합해 반도체 패키징용 고순도 실리콘 소재 사업을 확대한다고 밝혔다. 박막증발기(TFE)를 활용해 저분자 실록산 함량을 150ppm 이하로 낮추는 공정을 확보했다고 설명했으며, 이 수치는 기업이 자체 제시한 공정 성능이다. 이를 토대로 코팅·몰딩용 원료와 방열 소재용 실리콘 바인더의 고객 평가 및 공급 기회 확대에 나설 계획이다. 같은 기사에는 마키나락스의 제조 AI 과제 참여, 에버스핀·에임인텔리전스의 보안 협력 등 비반도체 스타트업 소식도 함께 담겼다.
코파, 언더필 국산화 성공 — AI반도체 패키징 소재 퀄테스트
국내 소재 스타트업 코파가 반도체 칩과 기판 사이 공간을 채우는 접착소재인 언더필을 개발해 주요 패키징기업과 품질평가에 들어갔다. 언더필은 머리카락(30~80㎛)보다 얇은 틈을 채우는 액상 소재로, 그동안 일본과 독일 기업이 시장을 독점해 왔다. 코파는 품질평가 결과에 따라 이르면 연내 초기 양산을 시작할 계획이며, 이후 HBM용 언더필로도 사업을 확장할 방침이다.
신도기연, 디스플레이 기술로 반도체 패키징 시장 진출
디스플레이 장비기업 신도기연이 반도체 패키징 분야로 사업 영역을 넓히고 있다. 이 회사는 10여개 기업과 반도체 패키징 관련 업무협약(MOU)을 맺고 기술 적용을 논의 중이다. 유리 가공, 포토리소그래피, 정밀 합착 등 디스플레이 산업에서 축적한 기술을 반도체 패키징 공정에 접목한다는 구상이다. 박웅기 신도기연 대표는 국내 디스플레이 산업이 축소되는 상황에서 새로운 사업으로 생존하기 위해 역량을 집중하고 있다고 말했다. 그는 매출 대비 연구개발 비중이 10% 수준이며 필요하면 20% 이상까지 투자해 신사업에서 성과를 내겠다고 밝혔다.
BOE 유리기판 패키징 앞장, 삼성·LGD는 아직 중간 단계
옴디아는 중국 컨퍼런스에서 주요 패널 업체 중 BOE와 이노룩스만 첨단 반도체 패키징 전략이 분명하다고 평가했다. 반도체 패키징 관심도가 '높음'으로 분류된 곳은 BOE, 이노룩스, 한스타, JDI이며, 삼성디스플레이와 LG디스플레이는 '중간'으로 분류됐다. BOE는 510x515mm 기판 파일럿 라인을 구축해 유리 코어 등 샘플을 잠재 고객에 보냈고, 양산은 빨라야 2028년 이후로 추정됐다. 이노룩스는 PMIC FO-PLP용 팹1 가동률을 높이고 있으며, 지난 6월 TSMC·이비덴과 유리기판 기술인 CoPoS 협력을 체결했다. 삼성디스플레이는 삼성전자와 유리 인터포저를 공동 개발 중이고, LG디스플레이는 가동 중단한 팹을 반도체 패키징용으로 활용할 가능성이 거론됐다.
TSMC 아성에 도전하는 인텔 EMIB, CoWoS 대안으로 부상
AI 반도체가 단일 칩에서 여러 다이를 연결하는 칩렛 구조로 전환되며 패키징 기술 경쟁이 커지고 있다. TSMC는 대형 실리콘 인터포저 기반 CoWoS-S와 LSI 브리지를 쓰는 CoWoS-L로 엔비디아 H100, B200·GB200 등 AI 가속기 생산에 대응하고 있다. 인텔은 유기 기판에 소형 실리콘 브리지를 내장해 대형 인터포저 없이 공정 단계와 실리콘 낭비를 줄이는 EMIB를 제시했고, 전력 공급용 TSV를 추가한 차세대 EMIB-T도 준비 중이다. 구글은 TPU 'v8e' 생산에서 EMIB 채택을 검토하고 있으며, 삼성전기·LG이노텍 등 국내 기판 업체도 EMIB-T 공급망 진입을 위한 개발과 테스트를 진행하고 있다.
반도체 패키징, 전략기술로 부상 — R&D·인력 정책도 과제
10일 서울 강남구 과학기술컨벤션센터에서 '2026 반도체 패키징 발전 정책 포럼'이 열렸다. 산학연 전문가들은 AI 시대 반도체 경쟁의 중심이 미세공정에서 첨단 패키징으로 옮겨가고 있다고 진단했다. 패키징은 단순 조립·보호 공정을 넘어 시스템 성능과 에너지 효율을 결정하는 전략 기술로 부상했다는 평가가 나왔다. 참석자들은 기술 고도화와 함께 연구개발 투자 방식, 고급 인력 공급 체계도 함께 개선해야 한다고 제언했다.