"CoWoS"
기업
용어
뉴스
TSMC, CoWoS 패키징 가격 20% 인상 검토 — AI 칩 공급망 압박 가중
TSMC가 CoWoS 첨단 패키징 가격을 최대 20% 인상하는 방안을 검토 중이라고 트렌드포스가 공급망 소스와 현지 매체를 인용해 보도했다. 엔비디아 블랙웰과 차세대 루빈 등 AI 가속기가 로직 다이와 HBM 스택을 더 많이 통합하면서 패키징 수요가 늘고 있고, 테스트 시간도 블랙웰이 호퍼 대비 3~4배, 루빈은 최대 7배까지 늘어나 장비 가동 효율을 낮추고 있다. 장비 리드타임도 3~6개월에서 최대 8개월로 늘어나면서 TSMC는 올해 장비 주문을 가격 협상 없이 기존 조건으로 체결했다. TSMC는 2027년 첨단 공정 웨이퍼 가격도 5~10% 인상을 검토 중이며, 2나노·3나노급 고객과 추가 할당 물량을 요청하는 고객은 더 높은 비용을 부담할 수 있다고 트렌드포스는 전했다.
Cadence, 칩렛 패키지 조기 분석 방법론 제시 — CoWoS 설계 대응
반도체 설계 솔루션 기업 Cadence가 칩렛 기반 첨단 패키지 설계를 조기에 반복적으로 최적화하는 방법론을 담은 백서를 공개했다. TSV, 웨이퍼레벨패키징(WLP), 3D 스태킹 등 다양한 패키징 기술이 'More than Moore' 전략의 핵심으로 부상하면서, HBM 통합과 신호 수 증가로 CoWoS-R·CoWoS-L 같은 패키지의 복잡도가 커지고 있다고 설명했다. 이로 인해 대규모 설계를 분석 툴로 가져와 재설계를 관리하는 기존 워크플로가 프로젝트 일정을 초과하는 경우가 생긴다고 지적했다. Cadence는 설계 환경에 내장된 인디자인 분석(IDA)과 확장 가능한 멀티피직스 시뮬레이션 엔진을 결합해 설계 주기를 단축하고 후반 단계의 오류 발생을 줄일 수 있다고 밝혔다.
글로벌파운드리, TSMC 인터포저 미국 생산 — CoWoS 공급망 참여
글로벌파운드리와 TSMC가 5년간의 제조 협력 계약을 체결해, 글로벌파운드리가 TSMC의 CoWoS-S 패키징에 쓰이는 실리콘 인터포저를 미국에서 생산하기로 했다. 생산은 뉴욕주 몰타 공장에서 이뤄지며, 양산은 2028년 상반기에 본격화될 예정이다. 실리콘 인터포저는 로직 칩렛과 HBM 스택을 고밀도로 연결해 AI·HPC용 멀티다이 프로세서 제작을 돕는 핵심 부품이다. 글로벌파운드리는 TSMC의 공급업체가 아닌 서브컨트랙터로서 고객사별 맞춤 인터포저를 생산하며, 이를 통해 TSMC 고객은 제품을 미국에서 완전히 제조·패키징했다고 표시할 수 있게 된다.
CoWoS·하이브리드 본딩, 첨단 패키징 계측·분석 체계 과제
2.5D 인터포저, CoWoS, 하이브리드 본딩, 3D 스택킹 등 이종집적 기술이 급격히 확산되면서 공정 램프업의 의미 자체가 바뀌고 있다. 첨단 패키징은 기존 전공정 로직이나 표준 패키징과는 다른 수율 민감도와 결함 메커니즘을 보이지만, 업계는 이를 대규모로 다룰 전용 계측·특성분석·분석 체계를 충분히 갖추지 못한 상태라고 설명한다. 이번 발표는 첨단 패키징의 공정 개발 가속화와 양산 단계 공정관리를 함께 다루는 통합 방법론을 제시한다.
SK하이닉스 HBM5, TSMC CoWoS 검증으로 파트너상 2년 연속
SK하이닉스가 TSMC의 CoWoS 기반 8세대 HBM(HBM5) 검증 협업 성과를 인정받아 올해의 파트너상을 수상했다. 지난해에 이어 2년 연속 수상으로, 회사는 지난 23일(현지시간) 미국 캘리포니아 산타클라라에서 열린 TSMC 오픈 이노베이션 플랫폼(OIP) 컨퍼런스에 참가했다고 28일 밝혔다. CoWoS는 TSMC의 2.5차원(2.5D) 첨단 패키징 기술로, HBM과 그래픽처리장치를 하나의 패키지로 통합하는 데 활용된다.
한미반도체 FC본더75 출하, CoWoS급 2.5D 패키징 진출
한미반도체가 AI 반도체 2.5D 패키징을 지원하는 장비 'FC 본더 75'를 글로벌 고객사에 처음 출하했다고 22일 밝혔다. 이번 출하는 한미반도체가 HBM에 이어 시스템반도체 2.5D 패키징 시장으로 사업 영역을 넓히고 있음을 보여준다. 2.5D 패키징 기술의 대표 사례로는 TSMC의 CoWoS가 꼽힌다. AI 반도체가 고사양화되면서 하나의 패키지에 CPU, GPU, HBM 등 여러 반도체를 함께 집적하는 방식이 확산되고 있다.
TSMC 'CoWoS-L', 2028년까지 AI칩 패키징 주도
트렌드포스는 18일(현지시간) 보고서에서 TSMC의 패키징 기술 'CoWoS-L'이 2028년까지 AI 칩 패키징 시장에서 주류 지위를 유지할 것이라고 전망했다. 단일 칩 크기 확대와 HBM 탑재량 증가로 기존 'CoWoS-S'의 실리콘 인터포저가 물리적 한계에 부딪히면서, 실리콘 브리지 다이를 내장한 CoWoS-L로의 전환이 이뤄지고 있다. 엔비디아·AMD 최신 가속기와 메타 'MTIA 400'이 CoWoS-L을 채택했으며, AWS와 마이크로소프트도 2027년 도입을 앞두고 있다. 인텔은 실리콘관통전극(TSV)을 결합한 차세대 'EMIB-T'로 대응하고 있고 구글은 2027년 도입을 검토 중이지만, 트렌드포스는 검증된 양산 수율과 공정 안정성을 이유로 CoWoS-L의 지배력이 2028년까지 이어질 것이라고 밝혔다.
패키징·후공정TSMC 아성에 도전하는 인텔 EMIB, CoWoS 대안으로 부상
AI 반도체가 단일 칩에서 여러 다이를 연결하는 칩렛 구조로 전환되며 패키징 기술 경쟁이 커지고 있다. TSMC는 대형 실리콘 인터포저 기반 CoWoS-S와 LSI 브리지를 쓰는 CoWoS-L로 엔비디아 H100, B200·GB200 등 AI 가속기 생산에 대응하고 있다. 인텔은 유기 기판에 소형 실리콘 브리지를 내장해 대형 인터포저 없이 공정 단계와 실리콘 낭비를 줄이는 EMIB를 제시했고, 전력 공급용 TSV를 추가한 차세대 EMIB-T도 준비 중이다. 구글은 TPU 'v8e' 생산에서 EMIB 채택을 검토하고 있으며, 삼성전기·LG이노텍 등 국내 기판 업체도 EMIB-T 공급망 진입을 위한 개발과 테스트를 진행하고 있다.
