"DRAM"
기업
용어
리프레시중급해설
RefreshDRAM 이 전하를 잃기 전에 다시 채워 넣는 동작. 용량이 커질수록 이 동작이 쓰는 전력과 시간이 부담이 된다.
DDR입문해설
Double Data Rate클록의 오르내림 양쪽에서 데이터를 실어 보내는 DRAM 규격 계열. 세대가 올라갈수록 속도와 전압 규격이 함께 바뀐다.
DRAM입문해설
DRAM전원을 끄면 내용이 사라지는 주기억장치용 메모리. 축전기에 전하를 담아 두므로 주기적으로 다시 채워 줘야 한다.
GDDR중급해설
Graphics DDR그래픽 카드용으로 대역폭을 끌어올린 DRAM 규격. HBM 보다 싸고 만들기 쉬워 여전히 널리 쓰인다.
HBM중급해설
High Bandwidth MemoryDRAM 다이를 여러 장 쌓고 넓은 통로로 연결한 메모리. AI 가속기의 대역폭 병목을 푸는 부품이라 수요가 가속기 판매에 직결된다.
LPDDR입문해설
Low Power DDR저전력에 맞춰 규격을 다시 짠 모바일용 DRAM. 최근에는 서버·AI 기기에서도 쓰인다.
뉴스
HZO 강유전체 커패시터, 서울대서 서브볼트 고속 스위칭 구현
서울대 연구진이 TiN 전극 및 계면 설계를 통해 강유전체 HZO(하프늄지르코늄옥사이드) 커패시터의 속도-내구성 딜레마를 해결한 연구 결과를 네이처 커뮤니케이션즈에 발표했다. 연구팀은 0.6V에서 42.1ns, 1.0V에서 8.1ns의 분극 스위칭 속도를 구현했으며, 0.6V 조건에서 분극 손실 20% 기준으로 수천억 회의 스위칭 사이클과 10^12회의 양극성 사이클링에서도 전기적 파괴 없이 동작함을 확인했다. 이를 바탕으로 연구팀은 트랜지스터 1개와 커패시터 1개로 구성된 공통 플레이트 강유전체 램(CP-FeRAM) 구조를 제안하고 회로 시뮬레이션으로 읽기 동작을 평가했다. 이 구조는 저장된 전하가 감소한 뒤에도 분극 상태를 감지하는 방식으로, D램형 메모리에 적용 가능한 경로로 제시됐다.

비윈 M560, D램 없는 PCIe 5.0 SSD로 발열·전력 효율 입증
Tom's Hardware가 비윈(Biwin)의 2TB SSD 'M560'을 리뷰했다. 이 제품은 SMI의 SM2504XT 컨트롤러를 탑재한 DRAM-less(D램 없는) PCIe 5.0 SSD로 HMB 방식을 사용하며, 낸드는 키오시아의 218단 BiCS8 TLC다. 순차 읽기 11,000MB/s, 순차 쓰기 10,000MB/s이며 랜덤 읽기·쓰기 모두 최대 1,700K IOPS를 지원한다. 전력 소모는 평균 약 4W 수준으로 낮아 발열 관리에 유리하다고 매체는 평가했다. 보증은 5년이며 1TB와 2TB 두 용량으로만 출시된다.

올트먼, PC RAM 비효율 지적 — DRAM 공급난에 데이터센터 우선
오픈AI CEO 샘 올트먼은 유튜브 채널 Cheeky Pint와의 인터뷰에서 가정용 PC에 DRAM을 두고 5%만 활용하는 것은 전 세계적 자원 배분 관점에서 '꽤 끔찍한' 일이라고 말했다. 그는 DRAM이 공급 제약적인 상황에서는 클라우드 데이터센터에서 최대한 활용되어야 한다고 주장했다. 오픈AI는 주로 데이터센터에서 구동되는 폐쇄형 모델을 사업 기반으로 하고 있어, 이번 발언은 로컬 추론과 가정용 하드웨어 보유에 대한 업계의 통념과 반대되는 입장이다. 인터뷰에서는 이번 주 PHP 취약점, 학습 중 모델 샌드박싱, 수학 연구 등도 함께 다뤄졌다.
메모리(DRAM·NAND·HBM)마이크론 1ε D램, 웨이퍼본딩 첫 적용 — EUV는 이후 세대로
마이크론이 4F2 셀 설계를 로드맵에서 제외하고, D램 미세화를 위한 새로운 방식을 도입한다고 밝혔다. 현재 양산 중인 1감마(1γ) 이후 2027년 하반기 양산 예정인 1델타(1δ)에 이어, 1엡실론(1ε) 공정부터 웨이퍼 본딩을 적용하고, 이후 세대인 제타옹스트롬(ζÅ)에는 하이-NA EUV 노광을, 에타옹스트롬(ηÅ)에는 신소재를 도입할 계획이다. 회사는 뉴욕 알바니 나노테크와 협력해 향후 5~10년간 쓰일 하이-NA EUV 기반 D램 공정을 개발 중이며, 3D D램(3D1, 3D2)도 로드맵에 올려두고 비용·성능 면에서 유리한 시점에 도입하기로 했다. 아울러 프로세서 위에 직접 적층하는 수직형 HBM(vHBM)과 수직형 엣지 추론 메모리(vEIM) 등 신규 메모리도 함께 개발하고 있다.

imec, GPU 위 DRAM 수직 적층 열설계 시뮬레이션 공개
imec 연구진이 GPU 위에 DRAM을 수직으로 쌓고 칩 사이에 냉각 공동을 배치하는 3D 메모리 구조를 평가한 논문을 발표했다. 이는 기존 2.5D HBM 방식과 GPU에 직접 적층하는 HBM-on-GPU 방식의 대안으로 제시됐다. 연구진은 패키지 수준 열 시뮬레이션을 통해 적층 높이, 메모리 용량과 구성, 냉각 공동 소재, 적층 방향, 몰드 삽입, 분산형 메모리 컨트롤러·네트워크온칩 계층 추가 등의 변수를 분석했다. 해당 논문은 2026년 9월 아카이브에 공개됐다.

Goodram 폴란드 공장, DRAM·SSD 번인테스트로 신뢰성 검증
폴란드 메모리 제조사 Goodram이 자사 폴란드 공장에서 시행하는 DRAM과 SSD 품질 검증 절차를 공개했다. 해당 공장은 섭씨 80도에서 진행하는 번인(burn-in) 테스트를 포함해 400개가 넘는 진단 플랫폼을 운용하고 있다. 여기에 고도화된 환경 검증 절차까지 더해 제품 신뢰성을 확인하고 있다고 밝혔다.

마이크론, 4F² D램 포기 — 6F²·3D D램으로 전략 선회
마이크론 최고기술책임자(CTO) 스콧 디보어는 20년간 연구해온 4F² D램 셀 구조를 채택하지 않기로 했다고 밝혔다. 그는 D램 비트 밀도를 좌우하는 것은 트랜지스터 면적(4F² 대 6F²)이 아니라 커패시터 피치와 크기라며, 4F² 구조는 제조 복잡성과 비용만 늘린다고 설명했다. 대신 마이크론은 기존 6F² 구조를 유지하면서 커패시터 피치 축소, 첨단 리소그래피, 웨이퍼 본딩 등으로 D램 스케일링을 이어가고, 차세대 1δ 공정을 2027년 하반기 양산할 계획이라고 밝혔다. 장기적으로는 셀을 수직으로 쌓는 3D D램을 궁극적인 대안으로 제시했다. 삼성전자와 SK하이닉스는 TechInsights에 따르면 여전히 4F² D램을 로드맵에 두고 있다.

삼성·인텔·버클리, 게인셀 eDRAM용 나노기계 스위치 발표
UC버클리, 삼성전자, 인텔 연구진이 '나노전기기계적으로 게이트되는 게인셀 eDRAM'이라는 제목의 공동 논문을 발표했다. 연구진은 메모리 월 문제와 SRAM 스케일링 둔화로 게인셀 임베디드 DRAM(eDRAM)에 대한 관심이 다시 높아지고 있다고 설명했다. 게인셀은 고밀도와 에너지 효율 면에서 장점이 있지만 짧은 데이터 유지시간, 기생 결합, 승압 쓰기 전압 필요성 등의 한계가 있다고 밝혔다. 이를 해결하기 위해 나노전기기계적으로 게이트되는 새로운 게인셀 구조를 제안했으며, 해당 논문은 IEEE Journal on Exploratory Solid-State Computational Devices and Circuits 2026년 10월호에 게재됐다.
