"OCS"
뉴스
인텔 문레이크, N시리즈 후속 거론 — 효율코어 4개뿐 루머
유출자 Jaykihn에 따르면 인텔의 차세대 저전력 칩 '문레이크'는 성능코어 없이 저전력 효율(LP-E) 코어 4개로만 구성될 것으로 보인다. TDP는 6W에서 15W 사이로 제시됐으며, 칩 레이아웃은 와일드캣레이크처럼 효율코어가 별도 영역에 배치되는 구조로 추정된다. 이 사양은 울트라 저가형 노트북과 미니PC에 쓰이는 기존 N시리즈 칩의 후속으로 보이며, 출시는 2028년으로 예상된다. 클럭 속도는 아직 공개되지 않았다.
파운데이션 IP, HPC·엣지AI SoC 재설계 비용 절감 전략
이 이북은 HPC와 엣지AI SoC 설계에서 파운데이션 IP를 여러 벤더로부터 개별 조달할 때 생기는 숨은 비용 문제를 다룬다. 로직 라이브러리, 임베디드 메모리, IO, NVM을 하나로 묶은 통합 Foundation IP 플랫폼과 IP·EDA 공동 최적화, 단일 지원팀 구조가 이 문제를 줄이는 방법으로 제시된다. 선단 공정에서는 재설계(리스핀)나 통합 지연, 테이프아웃 일정 지연이 비용 리스크로 이어질 수 있다고 설명한다. 모델링된 HPC·엣지AI SoC 사례를 통해 재설계·일정 지연을 피했을 때의 비용 절감과 전력·성능·면적(PPA) 개선 효과를 보여준다.
AMD FSR 4.1, 라데온 RX 6000·엑스박스까지 확대 적용
AMD는 라데온 RX 6000 시리즈, 엑스박스 시리즈 X·S, 라이젠 AI 맥스·AI 9·Z2 SoC 탑재 기기에 FSR 4.1 업스케일링 지원을 확대했다고 발표했다. 당초 2027년 초 지원을 예고했던 RX 6000 시리즈에 조기 적용된 것으로, AMD는 INT8 셰이더 하드웨어에 맞춰 신경망 모델을 조정했다고 설명했다. 핸드헬드용 버전은 용량을 절반 이하로 줄여 최적화했다. 이번 업데이트에는 프레임 생성 기능의 프레임 페이싱 개선, 불칸 API 지원 예정, FSR 레이 리제너레이션 확대 등도 포함됐다. 해당 기능은 라데온 26.10.1 드라이버로 제공되며, 엑스박스와 라이젠 Z2 기기는 제조사별 드라이버 업데이트를 통해 추후 지원된다.
시놉시스 임베디드 메모리 IP, 인텔 18A서 PPA 개선 입증
임베디드 메모리가 AI 및 HPC SoC에서 전체 다이 면적의 절반 이상을 차지하며 대역폭, 지연시간, 에너지 효율을 제약하는 요인으로 지목됐다. 시놉시스는 게이트올어라운드(GAA) 소자와 후면전력공급망(BSPDN) 기술로의 전환에 맞춰 임베디드 메모리 IP를 디바이스 인식 아키텍처, 전력 최적화 설계, 구성 가능한 컴파일러로 대응한다고 밝혔다. 백서는 인텔 18A 공정에서 제작한 SRAM 및 레지스터 파일 테스트칩의 실리콘 결과를 제시했으며, 밀도는 5~10% 개선됐고 등전력(ISO-power) 성능은 최대 약 4% 향상됐다고 설명했다. 인텔의 리본펫(RibbonFET)과 파워비아(PowerVia) 기술이 PPA 개선과 첨단 공정 통합 리스크 감소에 기여한다고 덧붙였다.
보안 내재화 SoC 설계 가이드 eBook 공개
Semiconductor Engineering이 SoC 보안 설계를 다룬 eBook 소개 게시물을 게재했다. 오늘날 SoC는 수백 개의 이기종 IP 블록과 다수의 연산 엔진, 공유 메모리 계층, 방대한 펌웨어·소프트웨어 스택을 통합하면서 하드웨어 공격 표면이 실리콘 구조 깊숙이 확장되고 있다고 설명한다. eBook은 개발 초기 단계에서 취약점을 탐지하고, 실리콘 재설계 비용을 줄이며, 보다 신뢰도 높은 보안 실리콘 제품을 만드는 방법을 다룬다.
장비·소재·부품엔비디아, iPronics 투자 — OCS로 GPU클러스터 유연 재구성
엔비디아는 코히런트, 루멘텀, 마벨 등에 이어 포토닉스 스타트업 iPronics의 2세대 광회로스위칭(OCS) 기술 개발에도 투자했다. OCS는 기계식 미러 대신 실리콘 포토닉스 기반 무가동부 설계로 전환해 밀리초 이하의 재구성 속도를 구현하며, 대규모 GPU·가속기 클러스터의 네트워크 토폴로지를 유연하게 재구성할 수 있게 한다. 구글은 TPU 클러스터에서 오랫동안 OCS를 활용해 대규모 컴퓨팅 도메인을 운영해왔다. 스타트업 믹스 테크놀로지스는 랙당 수만 개의 광섬유를 연결할 수 있는 SxC 커넥터를 새로 공개했다.
인도 HrdWyr, AI 네이티브 SoC — 실시간 제어·신호처리 통합 설계
EE타임스는 인도 스타트업 HrdWyr가 물리적 세계를 겨냥한 AI 네이티브 SoC를 개발하고 있다고 보도했다. 로컬 AI 추론에 대한 수요가 AI 지원 SoC에 요구되는 조건을 바꾸고 있다고 전했다. HrdWyr는 AI, 실시간 제어, 신호 처리, 데이터 간의 상호작용을 중심으로 SoC를 설계하고 있는 것으로 전해졌다.