"RTL"
용어
뉴스
AI RTL 검증 실험, Arm 연구원이 밝힌 결함 탐지 한계
Arm의 시니어 검증 아키텍트 비카시 쿠마르는 AI 모델이 생성한 테스트벤치의 결함 탐지 능력을 독립적으로 검증했다. 그는 25개의 수작업 설계에 806개의 결함을 의도적으로 삽입한 뒤, Claude Opus 5·GPT-5.4·GLM-5.2 세 모델에게 스펙과 RTL을 주고 검증과 사인오프를 맡겼다. 그 결과 Claude Opus 5는 79.2%, GPT-5.4는 76.2%, GLM-5.2는 62.8%의 결함을 탐지했으며, 세 모델 모두 결함이 남은 상태에서도 자체적으로 검증 완료를 선언했다. ECC 메모리, GPIO, AXI DMA 설계에서 특히 높은 미탐지율이 나타났고, 동일 모델을 세 번 실행해도 결과가 매번 달랐다. 쿠마르는 검증 작업은 자동화할 수 있지만 그 책임은 자동화할 수 없다고 말했다.
시높시스, AI 에이전트로 칩 설계 스펙을 RTL까지 자동화
시높시스 사사인 가지 CEO가 세미콘 웨스트 키노트 인터뷰에서 AI가 칩 설계 방식을 바꾸고 있다고 밝혔다. 그는 2016년 강화학습 도입 이후 현재는 40개 이상의 작업 전문 에이전트를 장기 호라이즌으로 오케스트레이션하는 단계에 이르렀다고 설명했다. 일부 고객사의 경우 스펙을 입력하면 시높시스의 자율 에이전트가 검증된 RTL까지 자동 생성하는 사례가 이미 진행 중이라고 밝혔다. 다만 물리적 구현·검증·최종 사인오프까지 자율화되는 것은 아직 실현되지 않았으며, 아키텍처 정의와 최종 승인에는 여전히 인간 엔지니어의 판단이 필요하다고 말했다.
컬럼비아대·구글, RTL 파형 디버깅 에이전트로 검증 자동화 추진
컬럼비아대학교, 구글 딥마인드, 구글 공동 연구팀이 반도체 설계 검증을 위한 에이전트 기반 프레임워크 'BTTF(Back-to-the-Future)'를 제안한 논문을 발표했다. 기존 LLM 활용 EDA 연구의 74.6%가 RTL 코드 생성에 집중된 반면 시뮬레이션 이후 검증과 파형 디버깅은 다루지 않았다는 점을 지적했다. BTTF는 대규모 비정형 시뮬레이션 덤프를 정규화된 SQLite 관계형 데이터베이스로 변환하고, 다중 에이전트 오케스트레이션을 통해 자연어 검증 질의를 스키마 인식 SQL로 변환해 신호 이상을 버전 관리된 RTL 저장소와 연결한다. 150개 질의로 구성된 벤치마크에서 95.33%의 실행 정확도를 기록했다. 해당 논문은 2026년 10월 arXiv에 공개됐다.
인피니언·TU뮌헨, 트랜지스터부터 RTL까지 설계 추상화 논문 공개
인피니언 테크놀로지스와 뮌헨공과대학교 연구진이 'From Physical Devices to RTL Models: Abstraction and Validation in Hardware Engineering'라는 제목의 기술 논문을 발표했다. 이 논문은 하드웨어 공학 모델의 핵심 특징이 추상화라는 점을 제시하며, 추상화가 세부사항을 생략하는 대신 복잡성 관리와 설계 생산성 향상에 기여한다고 설명한다. 논문은 집중 모델, 값-이산 모델, 시간-이산 모델 등 디지털 설계에서 쓰이는 다양한 추상화 기법을 다루며, 이를 트랜지스터·게이트·레지스터·전달함수 같은 사전 군집화된 설계 요소 및 게이트 레벨 같은 추상화 단계와 연결한다. 해당 논문은 2026년 10월 arXiv에 게재됐다.
칩 보안 검증, RTL부터 트로이목마·사이드채널 위협 차단
Semiconductor Engineering은 반도체 보안을 기능안전과 별개의 과제로 다루며, 설계 단계부터 양산·필드 배치까지 전 생애주기에서 발생할 수 있는 위협을 짚었다. 설계 단계의 하드웨어 트로이목마 삽입, 제조 단계의 웨이퍼 프로빙을 통한 역설계 노출, 필드 단계의 사이드채널 누설과 레이저·전자기파·전원 글리칭을 통한 결함 주입 등이 거론됐다. 이를 막기 위해 보안 요구사항 정의, 검증된 보안 IP 활용, 정적·정형·시뮬레이션 기법을 결합한 검증, 레이아웃·등가성 검사·정적 타이밍 분석을 포함한 구현 단계까지 EDA 도구가 전 과정에 걸쳐 필요하다고 설명했다. 설계팀과 검증팀이 함께 보안 검증 계획을 세워 개인정보를 담은 레지스터나 보안 블록 접근점 등 취약 지점을 식별하는 절차도 소개됐다.
케이던스·시놉시스·지멘스 EDA, RTL 검증에 AI 에이전트 확대
케이던스, 시놉시스, 지멘스 EDA 등 3대 반도체 설계자동화(EDA) 기업이 2026년 들어 자사 AI 에이전트의 자율성 수준을 경쟁적으로 강조하고 나섰다. 케이던스는 6월 1일 컴퓨텍스에서 ChipStack 에이전트가 특정 영역에서 '바운디드 레벨5' 자율성에 도달했다고 밝혔고, 시놉시스는 3월 11일 스펙-투-RTL 워크플로가 'L4' 수준이라고 밝힌 뒤 장기 과제 처리 에이전트에 대해 L5 역량을 주장한다고 전했다. 지멘스 EDA는 3월 16일 에이전트를 출시하고 7월 26일 '자가검증' 루프를 발표했다. 이들 속도 개선 수치는 모두 업체나 고객사가 자체 기준으로 측정한 것이며, 시놉시스가 7월에 거론한 평가 주체인 AMD도 승인 외 별도 분석은 내놓지 않았다.
시놉시스 TestMAX, 칩렛 SoC 스캔 압축·RTL 시프트 레프트 지원
Semiconductor Engineering은 AI 가속기와 HPC 프로세서가 대규모 스캔 플립플롭, 칩렛 통합, 높은 테스트 커버리지 요구로 기존 DFT 방식의 한계에 직면했다고 전했다. 시놉시스는 DFTMAX SEQ 기반 TestMAX Unified Compression과 프로그래머블 고대역폭 테스트 데이터 전달망인 Streaming Fabric을 결합해 이를 해결한다고 소개했다. Unified Compression은 제조·번인·시스템레벨·필드 테스트 전반에서 재사용 가능한 압축 아키텍처를 제공하며, Streaming Fabric은 스캔 트래픽을 패킷화해 계층적 대형 설계 전반에 전달한다. 또한 TestMAX Manager를 통해 RTL 단계에서 테스트 구조를 설계하는 '시프트 레프트' 방법론도 제시됐다.
미국 중서부, 반도체 제조 생태계 거점으로 부상
Semiconductor Engineering에 따르면 미국 중서부(Midwest) 지역이 인텔, SK하이닉스 등의 대규모 설비투자에 힘입어 반도체 제조 생태계 거점으로 성장하고 있다. 인텔은 오하이오주 콜럼버스 인근에 280억달러 이상을 투자하는 '실리콘 하트랜드' 프로젝트를 진행 중이며, 2030년대 초 가동 시 3000개의 신규 일자리를 창출할 예정이다. SK하이닉스는 인디애나주 웨스트라파예트에 40억달러 이상을 투자해 미국 내 첫 HBM 어드밴스드 패키징·테스트 시설을 짓고 있으며 2026년 8월 27일 착공했다. 이 밖에 미시간주 헴록세미컨덕터의 폴리실리콘 생산시설 확장, 브루어사이언스의 오하이오주 데이턴 화학소재 생산시설 인수 등도 소개됐다.