아이씨티케이(ICTK)가 국립부경대학교와 함께 프로그래머블 양자내성암호(PQC) 하드웨어 엔진을 개발한다고 5일 밝혔다. 이 엔진은 미국 국립표준기술연구소(NIST)가 정한 PQC 표준 알고리즘 ML-KEM, ML-DSA와 함께 한국 표준인 KpqC까지 지원하는 전용 연산장치다. 개발 목표 시점은 2028년 8월이다. 표준 알고리즘들이 공통으로 필요로 하는 연산은 공통 하드웨어 블록(IP)으로 처리하고, 알고리즘별로 다른 연산은 별도의 블록으로 구현하는 구조다.
이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: 디일렉 반도체 「아이씨티케이-부경대, 프로그래머블 양자암호 엔진 만든다」
디일렉 반도체 원문 보기 ↗반도체 매체 Semiconductor Engineering은 2D 컨볼루션(Conv2D)을 행렬곱의 변형으로 다뤄 GPU 커널을 구현하는 방법을 설명했다. NHWC 레이아웃에서 1×1 컨볼루션은 데이터 재배열 없이 바로 행렬곱으로 처리할 수 있다는 점을 핵심 사례로 제시했다. 3×3처럼 필터가 커지면 여러 공간 위치의 기여를 누적하는 구조가 되며, 이때 루프 순서를 어떻게 짜느냐에 따라 입력 데이터가 캐시에 반복적으로 적재되는 메모리 트래픽이 달라진다고 설명했다. 기사는 벡터화된 메모리 읽기, 로컬 메모리에 가중치를 올려두는 방식, 구조화된 누적 연산이 실제 성능을 좌우하는 지점이라고 소개했다.
엣지 디바이스용 AI 모델은 데이터센터용 거대 언어모델과 달리 제한된 전력·메모리·면적 안에서 적정 크기로 설계돼야 한다. Imagination Technologies, 인피니언 자회사 Imagimob, Rambus 관계자들은 양자화, 증류, 가지치기, 자기압축 등 여러 압축 기법을 혼합해 모델을 경량화한다고 설명했다. 모델은 기기 내 다른 애플리케이션과 메모리·연산 자원을 공유하기 때문에, 설계 초기 단계부터 목표 성능과 압축 후 정확도를 함께 고려해야 한다고 강조했다. 최적화된 모델은 C코드로 변환돼 타깃 하드웨어에 탑재되지만, MCU·가속기·NPU·DSP 등 다양한 엣지 하드웨어에서 표준화된 툴 없이 효율적으로 구동시키는 것이 여전히 과제로 지목됐다.
Semiconductor Engineering은 첨단운전자보조시스템(ADAS) 검증이 기술 개발보다 더 어려운 과제라고 분석했다. 도로·날씨·교통·차량 설정 중 변수 하나만 바뀌어도 새로운 시나리오가 되며, 이를 조합하면 시나리오 수가 기하급수적으로 늘어나는 '시나리오 폭증' 문제가 발생한다고 설명했다. 보행자의 갑작스런 횡단이나 공사 구간 등 드물게 발생하는 엣지 케이스일수록 안전 위험이 크지만, 실도로 주행만으로는 이를 반복 재현하기 어렵다고 지적했다. 사례로 다임러트럭은 시뮬레이션, 시험장 주행, 공공도로 평가를 결합한 검증 방식을 공개한 바 있다고 소개됐다. 기사는 가상 시뮬레이션과 실도로 테스트를 연계하고 결과를 동일하게 재현할 수 있어야 근본 원인 분석과 소프트웨어 수정 검증이 가능하다고 강조했다.
세미컨덕터 엔지니어링 좌담회에서 케이던스, 시놉시스, 사우샘프턴대, llmda.ai, 브레커 베리피케이션 시스템즈, 칩에이전츠 관계자들이 AI 도입이 전기전자공학(EE)·컴퓨터공학(CS) 졸업생 채용에 미치는 영향을 논의했다. 참가자들은 AI 코딩 도구가 소프트웨어 엔지니어의 생산성을 높이면서 채용 속도가 느려졌다고 말했지만, EE 분야는 설계 전문성에 대한 수요가 여전히 크다고 밝혔다. 사우샘프턴대의 데이비드만은 영국에서 졸업생 채용이 줄어든 원인이 AI뿐 아니라 경제 불확실성과 예산 축소 등 복합적이라고 설명했다. 브레커의 켈프는 AI가 인턴 자리를 줄여 신입 엔지니어들의 실무 경험 기회가 줄고 있다고 말했고, 시놉시스의 앤더슨은 주니어 인력을 줄이면 향후 전문가를 양성할 통로가 사라질 수 있다고 우려했다.
중국 반도체 IP 기업 베리실리콘이 웨어러블 기기를 겨냥한 차세대 2.5D GPU IP 'GCNanoOptimaV'를 발표했다. 회사 측은 새로운 아키텍처와 하드웨어 가속 기능을 통해 그래픽 성능과 전력 효율을 동시에 개선했다고 밝혔다. 이 제품은 웨어러블 애플리케이션에서 요구되는 저전력·고효율 그래픽 처리를 지원하는 것을 목표로 한다.
시높시스는 AI 시대 반도체 설계 엔지니어가 'AI가 만든 결과물의 정확성과 안전성을 판단하는 시스템 검증자' 역할을 맡아야 한다고 밝혔다. 프랭크 쉬르마이스터 시높시스 시스템 솔루션 전략 프로그램 총괄 부사장은 AI 기반 자율화가 정교해질수록 엔지니어링 기본 원리에 대한 이해가 더 중요해진다고 말했다. 그는 미래의 칩 설계자는 단일 영역이 아닌 반도체 전반을 이해해야 한다고 언급했다. 시높시스는 HBM과 패키징 제조 역량을 갖춘 한국에서 이러한 시스템 검증 능력이 핵심 경쟁력이 될 것으로 봤다.
SignatureIP의 CEO 푸르나 모한티는 멀티다이(칩렛) 설계 검증이 기존 시뮬레이션만으로는 부족해졌다고 밝혔다. 그는 시뮬레이션과 에뮬레이션, FPGA 프로토타이핑을 함께 활용해야 시스템 전체 동작을 확인할 수 있다고 설명했다. 칩렛 구조와 공유 메모리 자원이 검증을 복잡하게 만들고, 여러 종류의 I/O 버전 관리도 어려움으로 지적됐다. 또한 하드웨어 가속 툴이 실제 설계와 다른 속도로 동작할 때 발생하는 문제도 엔지니어링 팀이 겪는 과제로 언급됐다.
반도체 IP 기업 Rambus가 AI와 HPC 워크로드로 인해 데이터센터 네트워크가 프런트엔드와 백엔드로 분리되는 구조를 다룬 백서를 발표했다. 프런트엔드 네트워크는 사용자, 애플리케이션, 스토리지, 관리 시스템을 연결하며, 백엔드 네트워크는 GPU와 가속기, 컴퓨트 노드 간 고속 연결을 담당한다고 설명했다. 백서는 두 네트워크 영역이 서로 다른 성능·확장성·운영 요구사항을 가진다고 분석하고, 분산 컴퓨팅 환경에서 데이터와 통신을 보호하면서 성능 저하를 막는 방법을 제시했다.