배경: 표준 노이즈 모델의 구조적 한계
그래프 기반 디코딩 알고리즘은 물리 오류 채널의 발생 확률과 구조를 정의하는 사전 정보(decoder priors)에 의존한다. 그런데 기존의 분석적 노이즈 모델은 큐비트 간 크로스토크와 같은 다중 큐비트 물리 노이즈를 제대로 포착하지 못한다. 이를 보완하려는 기존 접근법은 알려진 기준 메커니즘의 가중치를 재조정하는 데 그쳤으며, 경험적 데이터에서 새로운 하이퍼에지를 추출하더라도 논리 연산자 할당이나 분해 구조가 명확하지 않아 고속 그래프 기반 매칭 솔버에 통합하기 어려웠다.
방법론: 쌍대 조합 기반 증강 파이프라인
Riverlane의 DEM 증강 기법은 기존 DEM 내 기준 메커니즘들의 쌍대 조합(pairwise combination)으로 후보 고차 메커니즘을 생성한다. 탐색 공간을 사전에 제한함으로써 발견된 하이퍼에지가 자동으로 명확한 논리 연산자 효과와 유효한 분해 구조를 갖추도록 설계했다. 각 하이퍼에지의 논리 효과는 구성 메커니즘들의 XOR 합성으로 결정되고, 그래프 에지와 싱글톤으로 분해되어 PyMatching과 같은 2단계 상관 그래프 디코더와의 호환성을 유지한다. 파이프라인은 쌍대 상관 스크리닝, 고차 확률 검증, 반복 에지 집계 단계를 거치며, 운영 라운드 전반에 걸쳐 동일한 물리 노이즈 메커니즘을 통합해 파라미터 과부하 없이 정밀도를 끌어올린다.
성능 검증: 시뮬레이션과 실제 하드웨어 이중 평가
시뮬레이션에서는 표준 SI1000 회로 노이즈에 상관 2큐비트 XX 크로스토크(pcorr = 3×10⁻⁴)를 혼합한 조건을 사용했다. 거리(distance) 715 구간에서 오류 억제 계수(Λ)가 기준 모델 1.71±0.01에서 증강 모델 2.06±0.01로 개선됐고, 거리 15 지점의 논리 오류율은 75% 감소했다. 실제 하드웨어 검증에는 Google Quantum AI가 공개한 임계값 이하(below-threshold) 초전도 표면 코드 실험 데이터를 활용했다. 거리 57 구간에서 Λ가 2.02±0.06으로 기준 강화학습(RL) 최적화 대비 9% 향상됐으며, 거리 7의 논리 오류율은 14% 낮아졌다.
기술적 의의와 한계
이번 성과의 핵심은 증강된 DEM이 기존 고속 그래프 기반 디코더와의 호환성을 그대로 유지한다는 점이다. 디코딩 속도를 희생하지 않으면서도 미모델링된 노이즈를 반영할 수 있어 오류 정정 성능과 연산 효율 사이의 균형을 개선할 가능성을 보여준다. 다만 현재 하드웨어 검증은 거리 5~7 수준의 소규모 초전도 소자에 국한되어 있으며, 더 큰 코드 거리와 이온트랩·중성원자 등 다른 하드웨어 플랫폼으로의 확장 가능성은 추가 연구가 필요한 상태다. 전체 알고리즘 유도 과정과 실험 비교 결과는 arXiv 논문 및 Riverlane 기술 공지를 통해 공개됐다.
전문은 원문에서 읽으세요
이 글은 원문의 사실을 재구성한 편집 요약입니다. 원제: Riverlane Demonstrates Data-Driven DEM Augmentation to Reduce Surface-Code Logical Errors
