반도체한국어 반도체 데이터베이스
최근 소식오픈소스 EDA 릴리스
패키징·후공정

렌즈테크놀로지, TGV 유리기판 파일럿라인 연내 가동

ZDNet Korea2026-11-081분 읽기
분야 자료 사진 — 칩이 배열된 웨이퍼 · Eclipse · CC BY-SA 3.0 (기사 원문의 사진이 아닙니다)

중국 렌즈테크놀로지가 유리관통전극(TGV) 유리기판 분야에서 30년 이상 축적한 유리 가공 기술을 바탕으로 연내 첫 파일럿 양산라인을 가동할 계획이라고 밝혔다. 해당 라인은 515×510㎜ 기준 월 약 300장 규모이며, 내년에는 월 3000장 수준으로 생산능력을 확대할 예정이다. 회사는 레이저 장비와 식각용 화학약품을 자체 개발해 내재화했다고 설명했다. 올해 7월에는 인텔과 유리기판 기반 반도체 패키징 솔루션 공동 개발 계약을 체결했으며, 장난 중국지역 총재는 한국 반도체·메모리 기업과의 협력도 기대한다고 밝혔다.

이 글에 나온 것

인텔#유리기판#TGV#렌즈테크놀로지#인텔#반도체패키징

이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요. 이 글은 AI의 도움을 받아 작성했습니다.원문: ZDNet Korea 「中 렌즈테크놀로지, 연내 유리기판 양산라인 가동…"韓기업과 협력 기대"」

ZDNet Korea 원문 보기 ↗

패키징·후공정 소식 더 보기

전체 뉴스

네오와인 HBM 특허 등록, TSV 결함 통로 폐기로 수율개선

보안반도체 팹리스 네오와인이 결함이 있는 실리콘관통전극(TSV) 통로를 폐기하는 방식으로 고대역폭메모리(HBM) 수율 문제를 개선하는 원천기술을 개발했다. 이 회사는 '고대역폭메모리 장치'라는 명칭으로 국내 특허 등록을 마쳤고 미국 출원도 완료했다. HBM은 D램 다이를 12~16단 이상 수직으로 쌓고 수천 개의 TSV로 연결하는 구조로, 공정 특성상 TSV 하나의 결함이 전체 수율에 영향을 줄 수 있다는 점이 업계의 고질적 과제로 꼽혀왔다. 네오와인은 보안반도체를 주력으로 하는 팹리스 기업이다.

전자신문2026-11-06

파나소닉 대만 PCB공장 폭발사고, 반도체 패키징소재 생산 중단

대만 신주의 파나소닉 인더스트리얼 디바이스 머티리얼즈 소유 공장에서 수요일 새벽 2시경 폭발과 화재가 발생해 2명이 사망하고 5명이 부상했다. 로이터와 포커스 대만에 따르면 당시 5층 건물 생산라인에는 20명 이상의 직원이 있었고, 소방차 12대와 소방관 23명이 출동해 중장비로 수색한 끝에 실종자 2명이 사망한 채 발견됐다. 이 공장은 인쇄회로기판(PCB)과 반도체 패키징 소재를 연구개발·생산하는 곳으로, 지난 8월 안전 점검을 통과한 바 있다. 파나소닉은 정확한 사고 원인을 조사 중이다.

Tom's Hardware2026-11-05

덕산하이메탈, 솔더볼 호조에 3분기 영업이익 급증

덕산하이메탈이 올해 3분기 매출 995억원, 영업이익 102억원을 기록하며 역대 최대 분기 실적을 냈다. 전년 동기 대비 매출은 61.9%, 영업이익은 552.9% 증가했고 전분기 대비로도 각각 9.7%, 1.5% 늘었다. 3분기 누계 매출은 2590억원, 영업이익은 196억원으로 지난해 연간 실적을 각각 9.6%, 600% 넘어섰다. 회사는 솔더볼 매출 확대와 반도체 업황 호조를 실적 개선 요인으로 들었다.

디일렉2026-11-05

3D-IC 신호 무결성, UCIe 표준이 요구하는 시스템 검증

Semiconductor Engineering 기고문은 TSMC CoWoS·SoIC, 삼성 I-Cube·X-Cube, 인텔 EMIB·Foveros 등 칩렛 기반 패키징이 확산되면서 다이 간(D2D) 인터페이스, 마이크로범프, TSV, 실리콘 인터포저에서 발생하는 임피던스 불연속과 크로스토크가 신호 무결성을 위협한다고 설명했다. 다이·패키지·인터커넥트를 개별적으로 검증하던 기존 방식은 더 이상 충분하지 않으며, 다이에서 인터포저와 패키지 기판, 메모리 스택까지 이어지는 전체 통신 채널을 한 번에 검증하는 시스템 레벨 접근이 필요하다고 주장했다. 글은 UCIe(Universal Chiplet Interconnect Express) 표준이 어드밴스드 패키징과 표준 패키징 두 계층으로 나뉘어 각각 다른 전송 속도와 전력 효율, 종단 방식을 규정하며, 이에 따라 채널이 엄격한 S21 전달함수 마스크를 충족해야 한다고 전했다. 또한 실리콘 인터포저는 전통적 PCB와 달리 반도체 파운드리 공정에서 유래한 평탄화 적층 구조를 사용해 EDA 모델링 난이도가 높다고 덧붙였다.

Semiconductor Engineering2026-11-05

SK하이닉스·삼성전자, HBM 고발열 해법에 다른 전략 제시

ISMP 2026 기조연연설에서 SK하이닉스와 삼성전자가 HBM 초고단 적층 시 발생하는 고발열·저수율 문제에 대한 해법을 각각 공개했다. SK하이닉스는 칩 설계 면적을 일부 희생하는 '아키텍처 공동 설계(STCO)' 방식을 제시했다. 삼성전자는 메모리·로직·광학을 함께 고려하는 '시스템 레벨 공동 최적화(SCU)' 전략을 발표했다. 두 회사는 같은 난제에 서로 다른 접근법으로 첨단 패키징 기술 진화 방향을 제시했다.

전자신문2026-11-05

메타, 칩렛 전략으로 AI SoC 개발 가속 — 모델 진화 속도 맞춘다

EE Times 행사에서 메타의 수석 엔지니어 올리비아 우(Olivia Wu)가 칩렛 기반 AI SoC 개발 전략을 주제로 발표한다. 세션 제목은 'Meta-Scale Chiplet Velocity'로, AI 모델 아키텍처가 전통적인 칩 개발 주기보다 빠르게 진화하고 있다는 문제의식을 다룬다. 발표는 메타와 같은 대규모 서비스 환경에서 칩렛 방식이 AI 모델 발전 속도에 맞춰 SoC 개발을 가속화할 수 있는지에 초점을 맞춘다.

EE Times2026-11-04

큐알티, 우주부품 업스크리닝 진출 — 유리기판 분석도 확대

큐알티가 반도체 신뢰성 평가와 고장분석 사업 영역을 우주용 부품과 유리기판으로 넓힌다고 4일 밝혔다. 우주 분야에서는 저궤도 군집위성 제조사들이 원가 절감을 위해 우주 전용 부품 대신 상용부품(COTS)을 쓰려는 움직임에 맞춰, 해당 부품이 우주 환경에서 견딜 수 있는지 미리 가려내는 업스크리닝 시장을 공략한다. 유리기판은 시제품 제작 단계를 지나 양산 검증 단계로 들어서면서 고장분석과 공정 분석 수요가 늘고 있다고 설명했다. 소재나 구조가 바뀔 때마다 신뢰성을 다시 확인해야 하는 특성이 이러한 수요 증가의 배경으로 꼽혔다.

디일렉2026-11-04

CPO 상용화 성공, 포토닉스 아닌 첨단 패키징이 좌우

EE Times는 공동 패키지 광학(CPO) 기술이 흔히 포토닉스 분야의 기술 혁신으로 소개되지만, 실제 상용화 성공 여부는 첨단 패키징 기술에도 크게 좌우될 것이라고 전했다. 보도는 CPO가 AI 시대에 맞춰 확장될 수 있는지를 결정하는 요인으로 광학 기술 자체보다 패키징 공정을 지목했다.

EE Times2026-11-03