FOPLP 패널 패키징, 노광 보정으로 수율 예측 가속

반도체 패키징 업계는 사각형 대형 판(패널) 위에 여러 칩을 한번에 조립하는 '팬아웃 패널 레벨 패키징(FOPLP)' 방식으로 생산 효율을 높이려 하고 있습니다. 패널이 커질수록 칩 위치가 미세하게 틀어지거나 회로 패턴이 뒤틀리는 문제가 커져, 패턴을 정확히 새기는 노광 공정에서 오차(오버레이 오차)가 생기기 쉽습니다. 업계는 이 오차를 전체·구역·칩 단위로 보정하는 여러 방법을 써 왔는데, 정밀하게 보정할수록 생산 속도가 느려지는 문제가 있었습니다. 이에 실제 생산 전에 측정 데이터와 수율 예측 알고리즘으로 최적의 보정 조건을 미리 찾아내는 방법이 제시됐고, 검사 기준을 표준화한 뒤에는 예측 수율과 실제 수율의 차이가 0.2~0.8%까지 줄었다고 밝혔습니다.

이 글에 나온 것