하이브리드 본딩 간격 축소, HBM 검사 기술 한계 봉착

반도체 칩을 쌓아 붙이는 하이브리드 본딩의 연결 간격이 5마이크로미터 이하로 줄어들면서, 50나노미터 크기의 작은 입자나 표면 오염도 접합 실패를 일으킬 수 있는 것으로 나타났습니다. 하이브리드 본딩은 기존 35마이크로미터 간격의 범프 대신 10마이크로미터 이하의 칩 내부 패드를 직접 붙이는 방식으로, 신호 지연을 줄이고 더 작고 빠른 메모리·프로세서 패키지를 만들 수 있게 해줍니다. 이 기술은 향후 고대역폭메모리(HBM)에서 D램과 D램을 쌓는 데 쓰이거나, GaN과 실리콘처럼 서로 다른 재료를 붙이는 데도 활용될 수 있습니다. 업계는 화학기계연마(CMP)로 표면을 나노미터 단위로 평탄하게 만들고, 광학·적외선·엑스레이·초음파 등 다양한 검사 장비로 접합면에 숨은 결함을 찾아내려 하고 있지만, 현재 4~9마이크로미터 수준인 간격이 더 줄어들면 기존 검사 장비의 해상도와 민감도가 한계에 부딪히고 있습니다.

이 글에 나온 것